[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / div_minsize.ll
blob8de967e520056e16ee644160186c99d7bdebb25d
1 ; RUN: llc < %s -mtriple=aarch64-linux-gnu | FileCheck %s
3 define i32 @testsize1(i32 %x) minsize nounwind {
4 entry:
5        %div = sdiv i32 %x, 32
6        ret i32 %div
7 ; CHECK-LABEL: testsize1
8 ; CHECK: sdiv 
11 define i32 @testsize2(i32 %x) minsize nounwind {
12 entry:
13        %div = sdiv i32 %x, 33
14        ret i32 %div
15 ; CHECK-LABEL: testsize2
16 ; CHECK: sdiv
19 define i32 @testsize3(i32 %x) minsize nounwind {
20 entry:
21        %div = udiv i32 %x, 32
22        ret i32 %div
23 ; CHECK-LABEL: testsize3
24 ; CHECK: lsr
27 define i32 @testsize4(i32 %x) minsize nounwind {
28 entry:
29        %div = udiv i32 %x, 33
30        ret i32 %div
31 ; CHECK-LABEL: testsize4
32 ; CHECK: udiv 
35 define <8 x i16> @sdiv_vec8x16_minsize(<8 x i16> %var) minsize {
36 entry:
37 ; CHECK: sdiv_vec8x16_minsize
38 ; CHECK: cmlt   v1.8h, v0.8h, #0
39 ; CHECK: usra   v0.8h, v1.8h, #11
40 ; CHECK: sshr   v0.8h, v0.8h, #5
41 ; CHECK: ret
42   %0 = sdiv <8 x i16> %var, <i16 32, i16 32, i16 32, i16 32, i16 32, i16 32, i16 32, i16 32>
43   ret <8 x i16> %0