llvm/test/CodeGen/AArch64/duplane-index-patfrags.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -mtriple aarch64-none-linux-gnu -mattr=+fullfp16 < %s | FileCheck %s
   3
   4 define <8 x half> @sel.v8f16.fmul(ptr %p, ptr %q, <8 x half> %a, <8 x half> %b, <4 x half> %c) {
   5 ; CHECK-LABEL: sel.v8f16.fmul:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    fmul v1.8h, v1.8h, v0.h[0]
   8 ; CHECK-NEXT:    fmul v2.4h, v2.4h, v0.h[0]
   9 ; CHECK-NEXT:    mov v0.16b, v1.16b
  10 ; CHECK-NEXT:    str d2, [x0]
  11 ; CHECK-NEXT:    ret
  12   %splat = shufflevector <8 x half> %a, <8 x half> poison, <8 x i32> zeroinitializer
  13   %splat2 = shufflevector <8 x half> %a, <8 x half> poison, <4 x i32> zeroinitializer
  14
  15   %r = fmul <8 x half> %b, %splat
  16   %r2 = fmul <4 x half> %c, %splat2
  17   store <4 x half> %r2, ptr %p
  18   ret <8 x half> %r
  19 }
  20
  21 define <4 x float> @sel.v4f32.fmul(ptr %p, ptr %q, <4 x float> %a, <4 x float> %b, <2 x float> %c) {
  22 ; CHECK-LABEL: sel.v4f32.fmul:
  23 ; CHECK:       // %bb.0:
  24 ; CHECK-NEXT:    fmul v1.4s, v1.4s, v0.s[0]
  25 ; CHECK-NEXT:    fmul v2.2s, v2.2s, v0.s[0]
  26 ; CHECK-NEXT:    mov v0.16b, v1.16b
  27 ; CHECK-NEXT:    str d2, [x0]
  28 ; CHECK-NEXT:    ret
  29   %splat = shufflevector <4 x float> %a, <4 x float> poison, <4 x i32> zeroinitializer
  30   %splat2 = shufflevector <4 x float> %a, <4 x float> poison, <2 x i32> zeroinitializer
  31
  32   %r = fmul <4 x float> %b, %splat
  33   %r2 = fmul <2 x float> %c, %splat2
  34   store <2 x float> %r2, ptr %p
  35   ret <4 x float> %r
  36 }
  37
  38 define <8 x i16> @sel.v8i16.mul(ptr %p, ptr %q, <8 x i16> %a, <8 x i16> %b, <4 x i16> %c) {
  39 ; CHECK-LABEL: sel.v8i16.mul:
  40 ; CHECK:       // %bb.0:
  41 ; CHECK-NEXT:    mul v1.8h, v1.8h, v0.h[0]
  42 ; CHECK-NEXT:    mul v2.4h, v2.4h, v0.h[0]
  43 ; CHECK-NEXT:    mov v0.16b, v1.16b
  44 ; CHECK-NEXT:    str d2, [x0]
  45 ; CHECK-NEXT:    ret
  46   %splat = shufflevector <8 x i16> %a, <8 x i16> poison, <8 x i32> zeroinitializer
  47   %splat2 = shufflevector <8 x i16> %a, <8 x i16> poison, <4 x i32> zeroinitializer
  48
  49   %r = mul <8 x i16> %b, %splat
  50   %r2 = mul <4 x i16> %c, %splat2
  51   store <4 x i16> %r2, ptr %p
  52   ret <8 x i16> %r
  53 }
  54
  55 define <4 x i32> @sel.v4i32.mul(ptr %p, ptr %q, <4 x i32> %a, <4 x i32> %b, <2 x i32> %c) {
  56 ; CHECK-LABEL: sel.v4i32.mul:
  57 ; CHECK:       // %bb.0:
  58 ; CHECK-NEXT:    mul v1.4s, v1.4s, v0.s[0]
  59 ; CHECK-NEXT:    mul v2.2s, v2.2s, v0.s[0]
  60 ; CHECK-NEXT:    mov v0.16b, v1.16b
  61 ; CHECK-NEXT:    str d2, [x0]
  62 ; CHECK-NEXT:    ret
  63   %splat = shufflevector <4 x i32> %a, <4 x i32> poison, <4 x i32> zeroinitializer
  64   %splat2 = shufflevector <4 x i32> %a, <4 x i32> poison, <2 x i32> zeroinitializer
  65
  66   %r = mul <4 x i32> %b, %splat
  67   %r2 = mul <2 x i32> %c, %splat2
  68   store <2 x i32> %r2, ptr %p
  69   ret <4 x i32> %r
  70 }
  71
  72 define <4 x i64> @sel.v4i32.smull(<4 x i32> %a, <4 x i32> %b, <2 x i32> %c) {
  73 ; CHECK-LABEL: sel.v4i32.smull:
  74 ; CHECK:       // %bb.0:
  75 ; CHECK-NEXT:    smull2 v2.2d, v1.4s, v0.s[0]
  76 ; CHECK-NEXT:    smull v0.2d, v1.2s, v0.s[0]
  77 ; CHECK-NEXT:    mov v1.16b, v2.16b
  78 ; CHECK-NEXT:    ret
  79   %ext = sext <4 x i32> %a to <4 x i64>
  80   %splat = shufflevector <4 x i64> %ext, <4 x i64> poison, <4 x i32> zeroinitializer
  81   %d = sext <4 x i32> %b to <4 x i64>
  82   %r = mul <4 x i64> %d, %splat
  83   ret <4 x i64> %r
  84 }
  85
  86 define <4 x i64> @sel.v4i32.umull(<4 x i32> %a, <4 x i32> %b, <2 x i32> %c) {
  87 ; CHECK-LABEL: sel.v4i32.umull:
  88 ; CHECK:       // %bb.0:
  89 ; CHECK-NEXT:    umull2 v2.2d, v1.4s, v0.s[0]
  90 ; CHECK-NEXT:    umull v0.2d, v1.2s, v0.s[0]
  91 ; CHECK-NEXT:    mov v1.16b, v2.16b
  92 ; CHECK-NEXT:    ret
  93   %ext = zext <4 x i32> %a to <4 x i64>
  94   %splat = shufflevector <4 x i64> %ext, <4 x i64> poison, <4 x i32> zeroinitializer
  95   %d = zext <4 x i32> %b to <4 x i64>
  96   %r = mul <4 x i64> %d, %splat
  97   ret <4 x i64> %r
  98 }
  99
 100 define <4 x i32> @sel.v4i32.sqdmull(<8 x i16> %a, <4 x i16> %b) {
 101 ; CHECK-LABEL: sel.v4i32.sqdmull:
 102 ; CHECK:       // %bb.0: // %entry
 103 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $q1
 104 ; CHECK-NEXT:    sqdmull v2.4s, v0.4h, v1.h[0]
 105 ; CHECK-NEXT:    sqdmlal2 v2.4s, v0.8h, v1.h[0]
 106 ; CHECK-NEXT:    mov v0.16b, v2.16b
 107 ; CHECK-NEXT:    ret
 108 entry:
 109   %c = shufflevector <8 x i16> %a, <8 x i16> poison, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
 110   %d = shufflevector <4 x i16> %b, <4 x i16> poison, <4 x i32> zeroinitializer
 111   %e = tail call <4 x i32> @llvm.aarch64.neon.sqdmull.v4i32(<4 x i16> %c, <4 x i16> %d)
 112   %f = shufflevector <8 x i16> %a, <8 x i16> poison, <4 x i32> <i32 4, i32 5, i32 6, i32 7>
 113   %g = tail call <4 x i32> @llvm.aarch64.neon.sqdmull.v4i32(<4 x i16> %f, <4 x i16> %d)
 114   %h = tail call <4 x i32> @llvm.aarch64.neon.sqadd.v4i32(<4 x i32> %e, <4 x i32> %g)
 115   ret <4 x i32> %h
 116 }
 117
 118 declare <4 x i32> @llvm.aarch64.neon.sqdmull.v4i32(<4 x i16>, <4 x i16>)
 119 declare <4 x i32> @llvm.aarch64.neon.sqadd.v4i32(<4 x i32>, <4 x i32>)