[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / fast-isel-sqrt.ll
blob80a0a469cd9420b440cd57bfd60936fb9e6bcb96
1 ; RUN: llc -mtriple=arm64-apple-darwin                             -verify-machineinstrs < %s | FileCheck %s
2 ; RUN: llc -mtriple=arm64-apple-darwin -fast-isel -fast-isel-abort=1 -verify-machineinstrs < %s | FileCheck %s
4 define float @test_sqrt_f32(float %a) {
5 ; CHECK-LABEL: test_sqrt_f32
6 ; CHECK:       fsqrt s0, s0
7   %res = call float @llvm.sqrt.f32(float %a)
8   ret float %res
10 declare float @llvm.sqrt.f32(float) nounwind readnone
12 define double @test_sqrt_f64(double %a) {
13 ; CHECK-LABEL: test_sqrt_f64
14 ; CHECK:       fsqrt d0, d0
15   %res = call double @llvm.sqrt.f64(double %a)
16   ret double %res
18 declare double @llvm.sqrt.f64(double) nounwind readnone