[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / fast-isel-trunc.ll
blobaf58abe1f0c144fa13e19dce9a89c9baa95c8348
1 ; RUN: llc -mtriple=aarch64-apple-darwin -fast-isel -fast-isel-abort=1 -verify-machineinstrs < %s
3 ; Test that %1 doesn't get the kill flag set before its last use.
4 define i32 @test_trunc(i32 %a) {
5   %1 = add i32 %a, 1
6   %2 = trunc i32 %1 to i16
7   %3 = icmp ult i16 1, %2
8   %4 = add i32 %1, 1
9   %5 = sext i1 %3 to i32
10   %6 = and i32 %4, %5
11   ret i32 %6