[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / hints.ll
blob61a3fa4f07c79e9ff069c4514182a9ab8466482b
1 ; RUN: llc -mtriple=aarch64 -o - %s | FileCheck %s
3 declare void @llvm.aarch64.hint(i32) nounwind
5 define void @hint_nop() {
6 entry:
7   tail call void @llvm.aarch64.hint(i32 0) nounwind
8   ret void
11 ; CHECK-LABEL: hint_nop
12 ; CHECK: nop
14 define void @hint_yield() {
15 entry:
16   tail call void @llvm.aarch64.hint(i32 1) nounwind
17   ret void
20 ; CHECK-LABEL: hint_yield
21 ; CHECK: yield
23 define void @hint_wfe() {
24 entry:
25   tail call void @llvm.aarch64.hint(i32 2) nounwind
26   ret void
29 ; CHECK-LABEL: hint_wfe
30 ; CHECK: wfe
32 define void @hint_wfi() {
33 entry:
34   tail call void @llvm.aarch64.hint(i32 3) nounwind
35   ret void
38 ; CHECK-LABEL: hint_wfi
39 ; CHECK: wfi
41 define void @hint_sev() {
42 entry:
43   tail call void @llvm.aarch64.hint(i32 4) nounwind
44   ret void
47 ; CHECK-LABEL: hint_sev
48 ; CHECK: sev
50 define void @hint_sevl() {
51 entry:
52   tail call void @llvm.aarch64.hint(i32 5) nounwind
53   ret void
56 ; CHECK-LABEL: hint_sevl
57 ; CHECK: sevl
59 define void @hint_undefined() {
60 entry:
61   tail call void @llvm.aarch64.hint(i32 8) nounwind
62   ret void
65 ; CHECK-LABEL: hint_undefined
66 ; CHECK: hint #8