[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / inline-asm-i-constraint-i1.ll
blob7a18963ff496f701bc4647d1f6a81ce3c60be812
1 ; RUN: llc -mtriple=aarch64-unknown-linux-gnu < %s | FileCheck %s
3 ; Make sure that boolean immediates are properly (zero) extended.
4 ; CHECK: TEST 42 + 1 - .
6 target triple = "aarch64-unknown-linux-gnu"
8 define i32 @foo() #0 {
9 entry:
10   tail call void asm sideeffect "#TEST 42 + ${0:c} - .\0A\09", "i,~{dirflag},~{fpsr},~{flags}"(i1 true) #0
11   ret i32 1
14 attributes #0 = { nounwind }