[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / no-sve-no-neon.ll
bloba7b344d38f4d8b7d4a5f27322dbe66dfdc25f07a
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=-neon < %s | FileCheck %s
4 target triple = "aarch64-unknown-linux-gnu-elf"
6 define <16 x float> @foo(<16 x i64> %a) {
7 ; CHECK-LABEL: foo:
8 ; CHECK:       // %bb.0:
9 ; CHECK-NEXT:    ldp x10, x9, [sp, #48]
10 ; CHECK-NEXT:    ucvtf s0, x9
11 ; CHECK-NEXT:    ldp x11, x9, [sp, #32]
12 ; CHECK-NEXT:    ucvtf s1, x10
13 ; CHECK-NEXT:    ucvtf s2, x9
14 ; CHECK-NEXT:    ldp x10, x9, [sp, #16]
15 ; CHECK-NEXT:    ucvtf s3, x11
16 ; CHECK-NEXT:    str s0, [x8, #60]
17 ; CHECK-NEXT:    ucvtf s4, x9
18 ; CHECK-NEXT:    ldp x11, x9, [sp]
19 ; CHECK-NEXT:    ucvtf s0, x10
20 ; CHECK-NEXT:    stp s2, s1, [x8, #52]
21 ; CHECK-NEXT:    ucvtf s1, x9
22 ; CHECK-NEXT:    ucvtf s2, x11
23 ; CHECK-NEXT:    stp s4, s3, [x8, #44]
24 ; CHECK-NEXT:    ucvtf s3, x7
25 ; CHECK-NEXT:    ucvtf s4, x6
26 ; CHECK-NEXT:    stp s1, s0, [x8, #36]
27 ; CHECK-NEXT:    ucvtf s0, x5
28 ; CHECK-NEXT:    ucvtf s1, x4
29 ; CHECK-NEXT:    stp s3, s2, [x8, #28]
30 ; CHECK-NEXT:    ucvtf s2, x3
31 ; CHECK-NEXT:    ucvtf s3, x2
32 ; CHECK-NEXT:    stp s0, s4, [x8, #20]
33 ; CHECK-NEXT:    ucvtf s4, x1
34 ; CHECK-NEXT:    ucvtf s0, x0
35 ; CHECK-NEXT:    stp s2, s1, [x8, #12]
36 ; CHECK-NEXT:    stp s4, s3, [x8, #4]
37 ; CHECK-NEXT:    str s0, [x8]
38 ; CHECK-NEXT:    ret
39   %conv1 = uitofp <16 x i64> %a to <16 x float>
40   ret <16 x float> %conv1