llvm/test/CodeGen/AArch64/peephole-orr.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -run-pass=aarch64-mi-peephole-opt -o - -mtriple=aarch64-unknown-linux -verify-machineinstrs %s | FileCheck %s
   3
   4 ---
   5 name: copy_multiple_uses
   6 tracksRegLiveness: true
   7 body: |
   8   ; CHECK-LABEL: name: copy_multiple_uses
   9   ; CHECK: bb.0.entry:
  10   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  11   ; CHECK-NEXT:   liveins: $w0, $q0
  12   ; CHECK-NEXT: {{  $}}
  13   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:fpr128 = COPY $q0
  14   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:gpr32 = COPY $w0
  15   ; CHECK-NEXT:   [[COPY2:%[0-9]+]]:gpr32sp = COPY $w0
  16   ; CHECK-NEXT:   B %bb.1
  17   ; CHECK-NEXT: {{  $}}
  18   ; CHECK-NEXT: bb.1:
  19   ; CHECK-NEXT:   successors: %bb.1(0x40000000), %bb.2(0x40000000)
  20   ; CHECK-NEXT: {{  $}}
  21   ; CHECK-NEXT:   [[SUBSWri:%[0-9]+]]:gpr32 = SUBSWri [[COPY2]], 1, 0, implicit-def $nzcv
  22   ; CHECK-NEXT:   [[COPY3:%[0-9]+]]:fpr32 = COPY [[COPY]].ssub
  23   ; CHECK-NEXT:   [[FMOVSWr:%[0-9]+]]:gpr32 = FMOVSWr [[COPY3]]
  24   ; CHECK-NEXT:   [[ADDWrr:%[0-9]+]]:gpr32 = ADDWrr [[FMOVSWr]], [[SUBSWri]]
  25   ; CHECK-NEXT:   Bcc 2, %bb.1, implicit $nzcv
  26   ; CHECK-NEXT:   B %bb.2
  27   ; CHECK-NEXT: {{  $}}
  28   ; CHECK-NEXT: bb.2:
  29   ; CHECK-NEXT:   $w0 = COPY [[ADDWrr]]
  30   ; CHECK-NEXT:   RET_ReallyLR implicit $w0
  31   bb.0.entry:
  32     liveins: $w0, $q0
  33     %0:fpr128 = COPY $q0
  34     %1:gpr32 = COPY $w0
  35     %6:gpr32sp = COPY $w0
  36     B %bb.1
  37
  38   bb.1:
  39     %7:gpr32 = SUBSWri %6, 1, 0, implicit-def $nzcv
  40     %2:gpr32 = COPY %0.ssub:fpr128
  41     %3:gpr32 = ORRWrs $wzr, %2:gpr32, 0
  42     %5:gpr32 = ADDWrr %2:gpr32, %7:gpr32
  43     Bcc 2, %bb.1, implicit $nzcv
  44     B %bb.2
  45
  46   bb.2:
  47     $w0 = COPY %5
  48     RET_ReallyLR implicit $w0