[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / ptrauth-intrinsic-strip.ll
blob1aeff7aec2ee490e0623ff812c4e26bbbc917b75
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple arm64e-apple-darwin             -verify-machineinstrs -global-isel=0 | FileCheck %s
3 ; RUN: llc < %s -mtriple arm64e-apple-darwin             -verify-machineinstrs -global-isel=1 -global-isel-abort=1 | FileCheck %s
4 ; RUN: llc < %s -mtriple aarch64-linux-gnu -mattr=+pauth -verify-machineinstrs -global-isel=0 | FileCheck %s
5 ; RUN: llc < %s -mtriple aarch64-linux-gnu -mattr=+pauth -verify-machineinstrs -global-isel=1 -global-isel-abort=1 | FileCheck %s
7 define i64 @test_strip_ia(i64 %arg) {
8 ; CHECK-LABEL: test_strip_ia:
9 ; CHECK:       %bb.0:
10 ; CHECK-NEXT:    xpaci x0
11 ; CHECK-NEXT:    ret
12   %tmp = call i64 @llvm.ptrauth.strip(i64 %arg, i32 0)
13   ret i64 %tmp
16 define i64 @test_strip_ib(i64 %arg) {
17 ; CHECK-LABEL: test_strip_ib:
18 ; CHECK:       %bb.0:
19 ; CHECK-NEXT:    xpaci x0
20 ; CHECK-NEXT:    ret
21   %tmp = call i64 @llvm.ptrauth.strip(i64 %arg, i32 1)
22   ret i64 %tmp
25 define i64 @test_strip_da(i64 %arg) {
26 ; CHECK-LABEL: test_strip_da:
27 ; CHECK:       %bb.0:
28 ; CHECK-NEXT:    xpacd x0
29 ; CHECK-NEXT:    ret
30   %tmp = call i64 @llvm.ptrauth.strip(i64 %arg, i32 2)
31   ret i64 %tmp
34 define i64 @test_strip_db(i64 %arg) {
35 ; CHECK-LABEL: test_strip_db:
36 ; CHECK:       %bb.0:
37 ; CHECK-NEXT:    xpacd x0
38 ; CHECK-NEXT:    ret
39   %tmp = call i64 @llvm.ptrauth.strip(i64 %arg, i32 3)
40   ret i64 %tmp
43 declare i64 @llvm.ptrauth.strip(i64, i32)