llvm/test/CodeGen/AArch64/sve2-intrinsics-non-widening-pairwise-arith.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s
   3 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme -force-streaming < %s | FileCheck %s
   4
   5 ;
   6 ; ADDP
   7 ;
   8
   9 define <vscale x 16 x i8> @addp_i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
  10 ; CHECK-LABEL: addp_i8:
  11 ; CHECK:       // %bb.0:
  12 ; CHECK-NEXT:    addp z0.b, p0/m, z0.b, z1.b
  13 ; CHECK-NEXT:    ret
  14   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.addp.nxv16i8(<vscale x 16 x i1> %pg,
  15                                                                 <vscale x 16 x i8> %a,
  16                                                                 <vscale x 16 x i8> %b)
  17   ret <vscale x 16 x i8> %out
  18 }
  19
  20 define <vscale x 8 x i16> @addp_i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
  21 ; CHECK-LABEL: addp_i16:
  22 ; CHECK:       // %bb.0:
  23 ; CHECK-NEXT:    addp z0.h, p0/m, z0.h, z1.h
  24 ; CHECK-NEXT:    ret
  25   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.addp.nxv8i16(<vscale x 8 x i1> %pg,
  26                                                                 <vscale x 8 x i16> %a,
  27                                                                 <vscale x 8 x i16> %b)
  28   ret <vscale x 8 x i16> %out
  29 }
  30
  31 define <vscale x 4 x i32> @addp_i32(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  32 ; CHECK-LABEL: addp_i32:
  33 ; CHECK:       // %bb.0:
  34 ; CHECK-NEXT:    addp z0.s, p0/m, z0.s, z1.s
  35 ; CHECK-NEXT:    ret
  36   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.addp.nxv4i32(<vscale x 4 x i1> %pg,
  37                                                                 <vscale x 4 x i32> %a,
  38                                                                 <vscale x 4 x i32> %b)
  39   ret <vscale x 4 x i32> %out
  40 }
  41
  42 define <vscale x 2 x i64> @addp_i64(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
  43 ; CHECK-LABEL: addp_i64:
  44 ; CHECK:       // %bb.0:
  45 ; CHECK-NEXT:    addp z0.d, p0/m, z0.d, z1.d
  46 ; CHECK-NEXT:    ret
  47   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.addp.nxv2i64(<vscale x 2 x i1> %pg,
  48                                                                 <vscale x 2 x i64> %a,
  49                                                                 <vscale x 2 x i64> %b)
  50   ret <vscale x 2 x i64> %out
  51 }
  52
  53 ;
  54 ; FADDP
  55 ;
  56
  57 define <vscale x 8 x half> @faddp_f16(<vscale x 8 x i1> %pg, <vscale x 8 x half> %a, <vscale x 8 x half> %b) {
  58 ; CHECK-LABEL: faddp_f16:
  59 ; CHECK:       // %bb.0:
  60 ; CHECK-NEXT:    faddp z0.h, p0/m, z0.h, z1.h
  61 ; CHECK-NEXT:    ret
  62   %out = call <vscale x 8 x half> @llvm.aarch64.sve.faddp.nxv8f16(<vscale x 8 x i1> %pg,
  63                                                                   <vscale x 8 x half> %a,
  64                                                                   <vscale x 8 x half> %b)
  65   ret <vscale x 8 x half> %out
  66 }
  67
  68 define <vscale x 4 x float> @faddp_f32(<vscale x 4 x i1> %pg, <vscale x 4 x float> %a, <vscale x 4 x float> %b) {
  69 ; CHECK-LABEL: faddp_f32:
  70 ; CHECK:       // %bb.0:
  71 ; CHECK-NEXT:    faddp z0.s, p0/m, z0.s, z1.s
  72 ; CHECK-NEXT:    ret
  73   %out = call <vscale x 4 x float> @llvm.aarch64.sve.faddp.nxv4f32(<vscale x 4 x i1> %pg,
  74                                                                    <vscale x 4 x float> %a,
  75                                                                    <vscale x 4 x float> %b)
  76   ret <vscale x 4 x float> %out
  77 }
  78
  79 define <vscale x 2 x double> @faddp_f64(<vscale x 2 x i1> %pg, <vscale x 2 x double> %a, <vscale x 2 x double> %b) {
  80 ; CHECK-LABEL: faddp_f64:
  81 ; CHECK:       // %bb.0:
  82 ; CHECK-NEXT:    faddp z0.d, p0/m, z0.d, z1.d
  83 ; CHECK-NEXT:    ret
  84   %out = call <vscale x 2 x double> @llvm.aarch64.sve.faddp.nxv2f64(<vscale x 2 x i1> %pg,
  85                                                                     <vscale x 2 x double> %a,
  86                                                                     <vscale x 2 x double> %b)
  87   ret <vscale x 2 x double> %out
  88 }
  89
  90 ;
  91 ; FMAXP
  92 ;
  93
  94 define <vscale x 8 x half> @fmaxp_f16(<vscale x 8 x i1> %pg, <vscale x 8 x half> %a, <vscale x 8 x half> %b) {
  95 ; CHECK-LABEL: fmaxp_f16:
  96 ; CHECK:       // %bb.0:
  97 ; CHECK-NEXT:    fmaxp z0.h, p0/m, z0.h, z1.h
  98 ; CHECK-NEXT:    ret
  99   %out = call <vscale x 8 x half> @llvm.aarch64.sve.fmaxp.nxv8f16(<vscale x 8 x i1> %pg,
 100                                                                   <vscale x 8 x half> %a,
 101                                                                   <vscale x 8 x half> %b)
 102   ret <vscale x 8 x half> %out
 103 }
 104
 105 define <vscale x 4 x float> @fmaxp_f32(<vscale x 4 x i1> %pg, <vscale x 4 x float> %a, <vscale x 4 x float> %b) {
 106 ; CHECK-LABEL: fmaxp_f32:
 107 ; CHECK:       // %bb.0:
 108 ; CHECK-NEXT:    fmaxp z0.s, p0/m, z0.s, z1.s
 109 ; CHECK-NEXT:    ret
 110   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fmaxp.nxv4f32(<vscale x 4 x i1> %pg,
 111                                                                    <vscale x 4 x float> %a,
 112                                                                    <vscale x 4 x float> %b)
 113   ret <vscale x 4 x float> %out
 114 }
 115
 116 define <vscale x 2 x double> @fmaxp_f64(<vscale x 2 x i1> %pg, <vscale x 2 x double> %a, <vscale x 2 x double> %b) {
 117 ; CHECK-LABEL: fmaxp_f64:
 118 ; CHECK:       // %bb.0:
 119 ; CHECK-NEXT:    fmaxp z0.d, p0/m, z0.d, z1.d
 120 ; CHECK-NEXT:    ret
 121   %out = call <vscale x 2 x double> @llvm.aarch64.sve.fmaxp.nxv2f64(<vscale x 2 x i1> %pg,
 122                                                                     <vscale x 2 x double> %a,
 123                                                                     <vscale x 2 x double> %b)
 124   ret <vscale x 2 x double> %out
 125 }
 126
 127 ;
 128 ; FMAXNMP
 129 ;
 130
 131 define <vscale x 8 x half> @fmaxnmp_f16(<vscale x 8 x i1> %pg, <vscale x 8 x half> %a, <vscale x 8 x half> %b) {
 132 ; CHECK-LABEL: fmaxnmp_f16:
 133 ; CHECK:       // %bb.0:
 134 ; CHECK-NEXT:    fmaxnmp z0.h, p0/m, z0.h, z1.h
 135 ; CHECK-NEXT:    ret
 136   %out = call <vscale x 8 x half> @llvm.aarch64.sve.fmaxnmp.nxv8f16(<vscale x 8 x i1> %pg,
 137                                                                     <vscale x 8 x half> %a,
 138                                                                     <vscale x 8 x half> %b)
 139   ret <vscale x 8 x half> %out
 140 }
 141
 142 define <vscale x 4 x float> @fmaxnmp_f32(<vscale x 4 x i1> %pg, <vscale x 4 x float> %a, <vscale x 4 x float> %b) {
 143 ; CHECK-LABEL: fmaxnmp_f32:
 144 ; CHECK:       // %bb.0:
 145 ; CHECK-NEXT:    fmaxnmp z0.s, p0/m, z0.s, z1.s
 146 ; CHECK-NEXT:    ret
 147   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fmaxnmp.nxv4f32(<vscale x 4 x i1> %pg,
 148                                                                      <vscale x 4 x float> %a,
 149                                                                      <vscale x 4 x float> %b)
 150   ret <vscale x 4 x float> %out
 151 }
 152
 153 define <vscale x 2 x double> @fmaxnmp_f64(<vscale x 2 x i1> %pg, <vscale x 2 x double> %a, <vscale x 2 x double> %b) {
 154 ; CHECK-LABEL: fmaxnmp_f64:
 155 ; CHECK:       // %bb.0:
 156 ; CHECK-NEXT:    fmaxnmp z0.d, p0/m, z0.d, z1.d
 157 ; CHECK-NEXT:    ret
 158   %out = call <vscale x 2 x double> @llvm.aarch64.sve.fmaxnmp.nxv2f64(<vscale x 2 x i1> %pg,
 159                                                                       <vscale x 2 x double> %a,
 160                                                                       <vscale x 2 x double> %b)
 161   ret <vscale x 2 x double> %out
 162 }
 163
 164 ;
 165 ; FMINP
 166 ;
 167
 168 define <vscale x 8 x half> @fminp_f16(<vscale x 8 x i1> %pg, <vscale x 8 x half> %a, <vscale x 8 x half> %b) {
 169 ; CHECK-LABEL: fminp_f16:
 170 ; CHECK:       // %bb.0:
 171 ; CHECK-NEXT:    fminp z0.h, p0/m, z0.h, z1.h
 172 ; CHECK-NEXT:    ret
 173   %out = call <vscale x 8 x half> @llvm.aarch64.sve.fminp.nxv8f16(<vscale x 8 x i1> %pg,
 174                                                                   <vscale x 8 x half> %a,
 175                                                                   <vscale x 8 x half> %b)
 176   ret <vscale x 8 x half> %out
 177 }
 178
 179 define <vscale x 4 x float> @fminp_f32(<vscale x 4 x i1> %pg, <vscale x 4 x float> %a, <vscale x 4 x float> %b) {
 180 ; CHECK-LABEL: fminp_f32:
 181 ; CHECK:       // %bb.0:
 182 ; CHECK-NEXT:    fminp z0.s, p0/m, z0.s, z1.s
 183 ; CHECK-NEXT:    ret
 184   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fminp.nxv4f32(<vscale x 4 x i1> %pg,
 185                                                                    <vscale x 4 x float> %a,
 186                                                                    <vscale x 4 x float> %b)
 187   ret <vscale x 4 x float> %out
 188 }
 189
 190 define <vscale x 2 x double> @fminp_f64(<vscale x 2 x i1> %pg, <vscale x 2 x double> %a, <vscale x 2 x double> %b) {
 191 ; CHECK-LABEL: fminp_f64:
 192 ; CHECK:       // %bb.0:
 193 ; CHECK-NEXT:    fminp z0.d, p0/m, z0.d, z1.d
 194 ; CHECK-NEXT:    ret
 195   %out = call <vscale x 2 x double> @llvm.aarch64.sve.fminp.nxv2f64(<vscale x 2 x i1> %pg,
 196                                                                     <vscale x 2 x double> %a,
 197                                                                     <vscale x 2 x double> %b)
 198   ret <vscale x 2 x double> %out
 199 }
 200
 201 ;
 202 ; FMINNMP
 203 ;
 204
 205 define <vscale x 8 x half> @fminnmp_f16(<vscale x 8 x i1> %pg, <vscale x 8 x half> %a, <vscale x 8 x half> %b) {
 206 ; CHECK-LABEL: fminnmp_f16:
 207 ; CHECK:       // %bb.0:
 208 ; CHECK-NEXT:    fminnmp z0.h, p0/m, z0.h, z1.h
 209 ; CHECK-NEXT:    ret
 210   %out = call <vscale x 8 x half> @llvm.aarch64.sve.fminnmp.nxv8f16(<vscale x 8 x i1> %pg,
 211                                                                     <vscale x 8 x half> %a,
 212                                                                     <vscale x 8 x half> %b)
 213   ret <vscale x 8 x half> %out
 214 }
 215
 216 define <vscale x 4 x float> @fminnmp_f32(<vscale x 4 x i1> %pg, <vscale x 4 x float> %a, <vscale x 4 x float> %b) {
 217 ; CHECK-LABEL: fminnmp_f32:
 218 ; CHECK:       // %bb.0:
 219 ; CHECK-NEXT:    fminnmp z0.s, p0/m, z0.s, z1.s
 220 ; CHECK-NEXT:    ret
 221   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fminnmp.nxv4f32(<vscale x 4 x i1> %pg,
 222                                                                      <vscale x 4 x float> %a,
 223                                                                      <vscale x 4 x float> %b)
 224   ret <vscale x 4 x float> %out
 225 }
 226
 227 define <vscale x 2 x double> @fminnmp_f64(<vscale x 2 x i1> %pg, <vscale x 2 x double> %a, <vscale x 2 x double> %b) {
 228 ; CHECK-LABEL: fminnmp_f64:
 229 ; CHECK:       // %bb.0:
 230 ; CHECK-NEXT:    fminnmp z0.d, p0/m, z0.d, z1.d
 231 ; CHECK-NEXT:    ret
 232   %out = call <vscale x 2 x double> @llvm.aarch64.sve.fminnmp.nxv2f64(<vscale x 2 x i1> %pg,
 233                                                                       <vscale x 2 x double> %a,
 234                                                                       <vscale x 2 x double> %b)
 235   ret <vscale x 2 x double> %out
 236 }
 237
 238 ;
 239 ; SMAXP
 240 ;
 241
 242 define <vscale x 16 x i8> @smaxp_i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
 243 ; CHECK-LABEL: smaxp_i8:
 244 ; CHECK:       // %bb.0:
 245 ; CHECK-NEXT:    smaxp z0.b, p0/m, z0.b, z1.b
 246 ; CHECK-NEXT:    ret
 247   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.smaxp.nxv16i8(<vscale x 16 x i1> %pg,
 248                                                                  <vscale x 16 x i8> %a,
 249                                                                  <vscale x 16 x i8> %b)
 250   ret <vscale x 16 x i8> %out
 251 }
 252
 253 define <vscale x 8 x i16> @smaxp_i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
 254 ; CHECK-LABEL: smaxp_i16:
 255 ; CHECK:       // %bb.0:
 256 ; CHECK-NEXT:    smaxp z0.h, p0/m, z0.h, z1.h
 257 ; CHECK-NEXT:    ret
 258   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.smaxp.nxv8i16(<vscale x 8 x i1> %pg,
 259                                                                  <vscale x 8 x i16> %a,
 260                                                                  <vscale x 8 x i16> %b)
 261   ret <vscale x 8 x i16> %out
 262 }
 263
 264 define <vscale x 4 x i32> @smaxp_i32(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
 265 ; CHECK-LABEL: smaxp_i32:
 266 ; CHECK:       // %bb.0:
 267 ; CHECK-NEXT:    smaxp z0.s, p0/m, z0.s, z1.s
 268 ; CHECK-NEXT:    ret
 269   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.smaxp.nxv4i32(<vscale x 4 x i1> %pg,
 270                                                                  <vscale x 4 x i32> %a,
 271                                                                  <vscale x 4 x i32> %b)
 272   ret <vscale x 4 x i32> %out
 273 }
 274
 275 define <vscale x 2 x i64> @smaxp_i64(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
 276 ; CHECK-LABEL: smaxp_i64:
 277 ; CHECK:       // %bb.0:
 278 ; CHECK-NEXT:    smaxp z0.d, p0/m, z0.d, z1.d
 279 ; CHECK-NEXT:    ret
 280   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.smaxp.nxv2i64(<vscale x 2 x i1> %pg,
 281                                                                  <vscale x 2 x i64> %a,
 282                                                                  <vscale x 2 x i64> %b)
 283   ret <vscale x 2 x i64> %out
 284 }
 285
 286 ;
 287 ; SMINP
 288 ;
 289
 290 define <vscale x 16 x i8> @sminp_i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
 291 ; CHECK-LABEL: sminp_i8:
 292 ; CHECK:       // %bb.0:
 293 ; CHECK-NEXT:    sminp z0.b, p0/m, z0.b, z1.b
 294 ; CHECK-NEXT:    ret
 295   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sminp.nxv16i8(<vscale x 16 x i1> %pg,
 296                                                                  <vscale x 16 x i8> %a,
 297                                                                  <vscale x 16 x i8> %b)
 298   ret <vscale x 16 x i8> %out
 299 }
 300
 301 define <vscale x 8 x i16> @sminp_i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
 302 ; CHECK-LABEL: sminp_i16:
 303 ; CHECK:       // %bb.0:
 304 ; CHECK-NEXT:    sminp z0.h, p0/m, z0.h, z1.h
 305 ; CHECK-NEXT:    ret
 306   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sminp.nxv8i16(<vscale x 8 x i1> %pg,
 307                                                                  <vscale x 8 x i16> %a,
 308                                                                  <vscale x 8 x i16> %b)
 309   ret <vscale x 8 x i16> %out
 310 }
 311
 312 define <vscale x 4 x i32> @sminp_i32(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
 313 ; CHECK-LABEL: sminp_i32:
 314 ; CHECK:       // %bb.0:
 315 ; CHECK-NEXT:    sminp z0.s, p0/m, z0.s, z1.s
 316 ; CHECK-NEXT:    ret
 317   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sminp.nxv4i32(<vscale x 4 x i1> %pg,
 318                                                                  <vscale x 4 x i32> %a,
 319                                                                  <vscale x 4 x i32> %b)
 320   ret <vscale x 4 x i32> %out
 321 }
 322
 323 define <vscale x 2 x i64> @sminp_i64(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
 324 ; CHECK-LABEL: sminp_i64:
 325 ; CHECK:       // %bb.0:
 326 ; CHECK-NEXT:    sminp z0.d, p0/m, z0.d, z1.d
 327 ; CHECK-NEXT:    ret
 328   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.sminp.nxv2i64(<vscale x 2 x i1> %pg,
 329                                                                  <vscale x 2 x i64> %a,
 330                                                                  <vscale x 2 x i64> %b)
 331   ret <vscale x 2 x i64> %out
 332 }
 333
 334 ;
 335 ; UMINP
 336 ;
 337
 338 define <vscale x 16 x i8> @uminp_i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
 339 ; CHECK-LABEL: uminp_i8:
 340 ; CHECK:       // %bb.0:
 341 ; CHECK-NEXT:    uminp z0.b, p0/m, z0.b, z1.b
 342 ; CHECK-NEXT:    ret
 343   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.uminp.nxv16i8(<vscale x 16 x i1> %pg,
 344                                                                  <vscale x 16 x i8> %a,
 345                                                                  <vscale x 16 x i8> %b)
 346   ret <vscale x 16 x i8> %out
 347 }
 348
 349 define <vscale x 8 x i16> @uminp_i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
 350 ; CHECK-LABEL: uminp_i16:
 351 ; CHECK:       // %bb.0:
 352 ; CHECK-NEXT:    uminp z0.h, p0/m, z0.h, z1.h
 353 ; CHECK-NEXT:    ret
 354   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uminp.nxv8i16(<vscale x 8 x i1> %pg,
 355                                                                  <vscale x 8 x i16> %a,
 356                                                                  <vscale x 8 x i16> %b)
 357   ret <vscale x 8 x i16> %out
 358 }
 359
 360 define <vscale x 4 x i32> @uminp_i32(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
 361 ; CHECK-LABEL: uminp_i32:
 362 ; CHECK:       // %bb.0:
 363 ; CHECK-NEXT:    uminp z0.s, p0/m, z0.s, z1.s
 364 ; CHECK-NEXT:    ret
 365   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uminp.nxv4i32(<vscale x 4 x i1> %pg,
 366                                                                  <vscale x 4 x i32> %a,
 367                                                                  <vscale x 4 x i32> %b)
 368   ret <vscale x 4 x i32> %out
 369 }
 370
 371 define <vscale x 2 x i64> @uminp_i64(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
 372 ; CHECK-LABEL: uminp_i64:
 373 ; CHECK:       // %bb.0:
 374 ; CHECK-NEXT:    uminp z0.d, p0/m, z0.d, z1.d
 375 ; CHECK-NEXT:    ret
 376   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.uminp.nxv2i64(<vscale x 2 x i1> %pg,
 377                                                                  <vscale x 2 x i64> %a,
 378                                                                  <vscale x 2 x i64> %b)
 379   ret <vscale x 2 x i64> %out
 380 }
 381
 382 ;
 383 ; UMAXP
 384 ;
 385
 386 define <vscale x 16 x i8> @umaxp_i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
 387 ; CHECK-LABEL: umaxp_i8:
 388 ; CHECK:       // %bb.0:
 389 ; CHECK-NEXT:    umaxp z0.b, p0/m, z0.b, z1.b
 390 ; CHECK-NEXT:    ret
 391   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.umaxp.nxv16i8(<vscale x 16 x i1> %pg,
 392                                                                  <vscale x 16 x i8> %a,
 393                                                                  <vscale x 16 x i8> %b)
 394   ret <vscale x 16 x i8> %out
 395 }
 396
 397 define <vscale x 8 x i16> @umaxp_i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
 398 ; CHECK-LABEL: umaxp_i16:
 399 ; CHECK:       // %bb.0:
 400 ; CHECK-NEXT:    umaxp z0.h, p0/m, z0.h, z1.h
 401 ; CHECK-NEXT:    ret
 402   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.umaxp.nxv8i16(<vscale x 8 x i1> %pg,
 403                                                                  <vscale x 8 x i16> %a,
 404                                                                  <vscale x 8 x i16> %b)
 405   ret <vscale x 8 x i16> %out
 406 }
 407
 408 define <vscale x 4 x i32> @umaxp_i32(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
 409 ; CHECK-LABEL: umaxp_i32:
 410 ; CHECK:       // %bb.0:
 411 ; CHECK-NEXT:    umaxp z0.s, p0/m, z0.s, z1.s
 412 ; CHECK-NEXT:    ret
 413   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.umaxp.nxv4i32(<vscale x 4 x i1> %pg,
 414                                                                  <vscale x 4 x i32> %a,
 415                                                                  <vscale x 4 x i32> %b)
 416   ret <vscale x 4 x i32> %out
 417 }
 418
 419 define <vscale x 2 x i64> @umaxp_i64(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
 420 ; CHECK-LABEL: umaxp_i64:
 421 ; CHECK:       // %bb.0:
 422 ; CHECK-NEXT:    umaxp z0.d, p0/m, z0.d, z1.d
 423 ; CHECK-NEXT:    ret
 424   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.umaxp.nxv2i64(<vscale x 2 x i1> %pg,
 425                                                                  <vscale x 2 x i64> %a,
 426                                                                  <vscale x 2 x i64> %b)
 427   ret <vscale x 2 x i64> %out
 428 }
 429
 430 declare <vscale x 16 x i8> @llvm.aarch64.sve.addp.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
 431 declare <vscale x 8 x i16> @llvm.aarch64.sve.addp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 8 x i16>)
 432 declare <vscale x 4 x i32> @llvm.aarch64.sve.addp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 4 x i32>)
 433 declare <vscale x 2 x i64> @llvm.aarch64.sve.addp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 2 x i64>)
 434
 435 declare <vscale x 8 x half> @llvm.aarch64.sve.faddp.nxv8f16(<vscale x 8 x i1>, <vscale x 8 x half>, <vscale x 8 x half>)
 436 declare <vscale x 4 x float> @llvm.aarch64.sve.faddp.nxv4f32(<vscale x 4 x i1>, <vscale x 4 x float>, <vscale x 4 x float>)
 437 declare <vscale x 2 x double> @llvm.aarch64.sve.faddp.nxv2f64(<vscale x 2 x i1>, <vscale x 2 x double>, <vscale x 2 x double>)
 438
 439 declare <vscale x 8 x half> @llvm.aarch64.sve.fmaxp.nxv8f16(<vscale x 8 x i1>, <vscale x 8 x half>, <vscale x 8 x half>)
 440 declare <vscale x 4 x float> @llvm.aarch64.sve.fmaxp.nxv4f32(<vscale x 4 x i1>, <vscale x 4 x float>, <vscale x 4 x float>)
 441 declare <vscale x 2 x double> @llvm.aarch64.sve.fmaxp.nxv2f64(<vscale x 2 x i1>, <vscale x 2 x double>, <vscale x 2 x double>)
 442
 443 declare <vscale x 8 x half> @llvm.aarch64.sve.fmaxnmp.nxv8f16(<vscale x 8 x i1>, <vscale x 8 x half>, <vscale x 8 x half>)
 444 declare <vscale x 4 x float> @llvm.aarch64.sve.fmaxnmp.nxv4f32(<vscale x 4 x i1>, <vscale x 4 x float>, <vscale x 4 x float>)
 445 declare <vscale x 2 x double> @llvm.aarch64.sve.fmaxnmp.nxv2f64(<vscale x 2 x i1>, <vscale x 2 x double>, <vscale x 2 x double>)
 446
 447 declare <vscale x 8 x half> @llvm.aarch64.sve.fminp.nxv8f16(<vscale x 8 x i1>, <vscale x 8 x half>, <vscale x 8 x half>)
 448 declare <vscale x 4 x float> @llvm.aarch64.sve.fminp.nxv4f32(<vscale x 4 x i1>, <vscale x 4 x float>, <vscale x 4 x float>)
 449 declare <vscale x 2 x double> @llvm.aarch64.sve.fminp.nxv2f64(<vscale x 2 x i1>, <vscale x 2 x double>, <vscale x 2 x double>)
 450
 451 declare <vscale x 8 x half> @llvm.aarch64.sve.fminnmp.nxv8f16(<vscale x 8 x i1>, <vscale x 8 x half>, <vscale x 8 x half>)
 452 declare <vscale x 4 x float> @llvm.aarch64.sve.fminnmp.nxv4f32(<vscale x 4 x i1>, <vscale x 4 x float>, <vscale x 4 x float>)
 453 declare <vscale x 2 x double> @llvm.aarch64.sve.fminnmp.nxv2f64(<vscale x 2 x i1>, <vscale x 2 x double>, <vscale x 2 x double>)
 454
 455 declare <vscale x 16 x i8> @llvm.aarch64.sve.smaxp.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
 456 declare <vscale x 8 x i16> @llvm.aarch64.sve.smaxp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 8 x i16>)
 457 declare <vscale x 4 x i32> @llvm.aarch64.sve.smaxp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 4 x i32>)
 458 declare <vscale x 2 x i64> @llvm.aarch64.sve.smaxp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 2 x i64>)
 459
 460 declare <vscale x 16 x i8> @llvm.aarch64.sve.sminp.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
 461 declare <vscale x 8 x i16> @llvm.aarch64.sve.sminp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 8 x i16>)
 462 declare <vscale x 4 x i32> @llvm.aarch64.sve.sminp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 4 x i32>)
 463 declare <vscale x 2 x i64> @llvm.aarch64.sve.sminp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 2 x i64>)
 464
 465 declare <vscale x 16 x i8> @llvm.aarch64.sve.umaxp.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
 466 declare <vscale x 8 x i16> @llvm.aarch64.sve.umaxp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 8 x i16>)
 467 declare <vscale x 4 x i32> @llvm.aarch64.sve.umaxp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 4 x i32>)
 468 declare <vscale x 2 x i64> @llvm.aarch64.sve.umaxp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 2 x i64>)
 469
 470 declare <vscale x 16 x i8> @llvm.aarch64.sve.uminp.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
 471 declare <vscale x 8 x i16> @llvm.aarch64.sve.uminp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 8 x i16>)
 472 declare <vscale x 4 x i32> @llvm.aarch64.sve.uminp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 4 x i32>)
 473 declare <vscale x 2 x i64> @llvm.aarch64.sve.uminp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 2 x i64>)