[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / AArch64 / swiftcc.ll
blobfb74fe4a6b1c280338108aa1c51ca0656f43f4c9
1 ; RUN: llc -verify-machineinstrs -mtriple=aarch64-apple-ios -o - %s | FileCheck %s
2 ; RUN: llc -O0 -verify-machineinstrs -mtriple=aarch64-apple-ios -o - %s | FileCheck %s
3 ; RUN: llc -verify-machineinstrs -mtriple=arm64_32-apple-ios -o - %s | FileCheck %s
4 ; RUN: llc -O0 -verify-machineinstrs -mtriple=arm64_32-apple-ios -o - %s | FileCheck %s
6 ; CHECK: t1
7 ; CHECK: fadd s0, s0, s1
8 ; CHECK: ret
9 define swiftcc float @t1(float %a, float %b) {
10 entry:
11   %add = fadd float %a, %b
12   ret float %add