llvm/test/CodeGen/Hexagon/vect/vect-load-v4i16.ll

   1 ; RUN: llc -march=hexagon -O0 -hexagon-align-loads=0 < %s | FileCheck %s
   2
   3 ; CHECK-LABEL: danny:
   4 ; CHECK:     r1 = r0
   5 ; CHECK-DAG: [[T0:r[0-9]+]] = memuh(r1+#0)
   6 ; CHECK-DAG: [[T1:r[0-9]+]] = memuh(r1+#2)
   7 ; CHECK:     r2 |= asl([[T1]],#16)
   8 ; CHECK-DAG: [[T2:r[0-9]+]] = memuh(r1+#4)
   9 ; CHECK-DAG: [[T3:r[0-9]+]] = memuh(r1+#6)
  10 ; CHECK:     r1 |= asl([[T3]],#16)
  11 define <4 x i16> @danny(ptr %p) {
  12   %t0 = load <4 x i16>, ptr %p, align 2
  13   ret <4 x i16> %t0
  14 }
  15
  16 ; CHECK-LABEL: sammy:
  17 ; CHECK-DAG: [[T0:r[0-9]+]] = memw(r0+#0)
  18 ; CHECK-DAG: r1 = memw(r0+#4)
  19 ; CHECK:     r0 = [[T0]]
  20 define <4 x i16> @sammy(ptr %p) {
  21   %t0 = load <4 x i16>, ptr %p, align 4
  22   ret <4 x i16> %t0
  23 }