llvm/test/CodeGen/Hexagon/vect_setcc.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; REQUIRES: asserts
   3 ; CHECK: f0:
   4
   5 target triple = "hexagon"
   6
   7 ; Function Attrs: nounwind readonly
   8 define void @f0(ptr nocapture %a0) #0 {
   9 b0:
  10   %v0 = alloca [16 x i16], align 8
  11   %v1 = load i16, ptr %a0, align 2, !tbaa !0
  12   %v2 = getelementptr [16 x i16], ptr %v0, i32 0, i32 5
  13   br label %b12
  14
  15 b1:                                               ; preds = %b11
  16   %v3 = icmp slt i16 %v1, 46
  17   br i1 %v3, label %b3, label %b2
  18
  19 b2:                                               ; preds = %b1
  20   br label %b5
  21
  22 b3:                                               ; preds = %b1
  23   br label %b4
  24
  25 b4:                                               ; preds = %b4, %b3
  26   %v4 = phi i32 [ %v6, %b4 ], [ 0, %b3 ]
  27   %v5 = getelementptr inbounds [16 x i16], ptr %v0, i32 0, i32 %v4
  28   store i16 1, ptr %v5, align 2, !tbaa !0
  29   %v6 = add nsw i32 %v4, 1
  30   %v7 = icmp eq i32 %v6, 16
  31   br i1 %v7, label %b8, label %b4
  32
  33 b5:                                               ; preds = %b7, %b2
  34   %v8 = phi i32 [ %v12, %b7 ], [ 0, %b2 ]
  35   %v9 = getelementptr inbounds [16 x i16], ptr %v0, i32 0, i32 %v8
  36   %v10 = load i16, ptr %v9, align 2, !tbaa !0
  37   %v11 = icmp slt i16 %v10, 13
  38   br i1 %v11, label %b6, label %b7
  39
  40 b6:                                               ; preds = %b5
  41   store i16 1, ptr %v9, align 2, !tbaa !0
  42   br label %b7
  43
  44 b7:                                               ; preds = %b6, %b5
  45   %v12 = add nsw i32 %v8, 1
  46   %v13 = icmp eq i32 %v12, 16
  47   br i1 %v13, label %b9, label %b5
  48
  49 b8:                                               ; preds = %b4
  50   br label %b10
  51
  52 b9:                                               ; preds = %b7
  53   br label %b10
  54
  55 b10:                                              ; preds = %b11, %b9, %b8
  56   ret void
  57
  58 b11:                                              ; preds = %b12
  59   %v14 = add <2 x i32> %v31, %v32
  60   %v15 = extractelement <2 x i32> %v14, i32 0
  61   %v16 = extractelement <2 x i32> %v14, i32 1
  62   %v17 = add i32 %v16, %v15
  63   %v18 = icmp eq i32 %v17, 1
  64   br i1 %v18, label %b1, label %b10
  65
  66 b12:                                              ; preds = %b12, %b0
  67   %v19 = phi <2 x i32> [ zeroinitializer, %b0 ], [ %v31, %b12 ]
  68   %v20 = phi <2 x i32> [ zeroinitializer, %b0 ], [ %v32, %b12 ]
  69   %v21 = phi ptr [ %v2, %b0 ], [ %v35, %b12 ]
  70   %v22 = phi i32 [ 0, %b0 ], [ %v33, %b12 ]
  71   %v24 = load <4 x i16>, ptr %v21, align 2
  72   %v25 = icmp sgt <4 x i16> %v24, <i16 11, i16 11, i16 11, i16 11>
  73   %v26 = zext <4 x i1> %v25 to <4 x i16>
  74   %v27 = shufflevector <4 x i16> %v26, <4 x i16> undef, <2 x i32> <i32 2, i32 3>
  75   %v28 = shufflevector <4 x i16> %v26, <4 x i16> undef, <2 x i32> <i32 0, i32 1>
  76   %v29 = zext <2 x i16> %v28 to <2 x i32>
  77   %v30 = zext <2 x i16> %v27 to <2 x i32>
  78   %v31 = add <2 x i32> %v19, %v29
  79   %v32 = add <2 x i32> %v20, %v30
  80   %v33 = add nsw i32 %v22, 4
  81   %v34 = icmp slt i32 %v22, 4
  82   %v35 = getelementptr i16, ptr %v21, i32 4
  83   br i1 %v34, label %b12, label %b11
  84 }
  85
  86 attributes #0 = { nounwind readonly "target-cpu"="hexagonv55" }
  87
  88 !0 = !{!1, !1, i64 0}
  89 !1 = !{!"short", !2}
  90 !2 = !{!"omnipotent char", !3}
  91 !3 = !{!"Simple C/C++ TBAA"}