[TableGen] Fix validateOperandClass for non Phyical Reg (#118146)
[llvm-project.git] / llvm / test / CodeGen / M68k / Arith / mul64.ll
blob12967025ab46d6e13bf52beaea66b0bf2e60478f
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=m68k-linux -verify-machineinstrs | FileCheck %s
4 ; Currenlty making the libcall is ok, x20 supports i32 mul/div which
5 ; yields saner expansion for i64 mul
6 define i64 @foo(i64 %t, i64 %u) nounwind {
7 ; CHECK-LABEL: foo:
8 ; CHECK:       ; %bb.0:
9 ; CHECK-NEXT:    suba.l #20, %sp
10 ; CHECK-NEXT:    move.l (36,%sp), (12,%sp)
11 ; CHECK-NEXT:    move.l (32,%sp), (8,%sp)
12 ; CHECK-NEXT:    move.l (28,%sp), (4,%sp)
13 ; CHECK-NEXT:    move.l (24,%sp), (%sp)
14 ; CHECK-NEXT:    jsr __muldi3
15 ; CHECK-NEXT:    adda.l #20, %sp
16 ; CHECK-NEXT:    rts
17   %k = mul i64 %t, %u
18   ret i64 %k