llvm/test/CodeGen/Mips/llvm-ir/lh_lhu.ll

   1 ; RUN: llc < %s -march=mips -mcpu=mips32r2 -mattr=+micromips -relocation-model=pic | FileCheck %s
   2 ; RUN: llc < %s -march=mips -mcpu=mips32r3 -mattr=+micromips -relocation-model=pic | FileCheck %s
   3 ; RUN: llc < %s -march=mips -mcpu=mips32r6 -mattr=+micromips -relocation-model=pic | FileCheck %s
   4
   5 @us = global i16 0, align 2
   6
   7 define i32 @lhfunc() {
   8 entry:
   9 ; CHECK-LABEL: lhfunc
  10 ; CHECK: lh $[[REG1:[0-9]+]], 0(${{[0-9]+}})
  11   %0 = load i16, ptr @us, align 2
  12   %conv = sext i16 %0 to i32
  13   ret i32 %conv
  14 }
  15
  16 define i16 @lhfunc_atomic() {
  17 entry:
  18 ; CHECK-LABEL: lhfunc_atomic
  19 ; CHECK: lh $[[REG1:[0-9]+]], 0(${{[0-9]+}})
  20   %0 = load atomic i16, ptr @us acquire, align 2
  21   ret i16 %0
  22 }
  23
  24 define i32 @lhufunc() {
  25 entry:
  26 ; CHECK-LABEL: lhufunc
  27 ; CHECK: lhu $[[REG1:[0-9]+]], 0(${{[0-9]+}})
  28   %0 = load i16, ptr @us, align 2
  29   %conv = zext i16 %0 to i32
  30   ret i32 %conv
  31 }