llvm/test/CodeGen/NVPTX/pr13291-i1-store.ll

   1 ; RUN: llc < %s -march=nvptx -mcpu=sm_20 | FileCheck %s --check-prefix=PTX32
   2 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_20 | FileCheck %s --check-prefix=PTX64
   3 ; RUN: %if ptxas && !ptxas-12.0 %{ llc < %s -march=nvptx -mcpu=sm_20 | %ptxas-verify %}
   4 ; RUN: %if ptxas %{ llc < %s -march=nvptx64 -mcpu=sm_20 | %ptxas-verify %}
   5
   6 define ptx_kernel void @t1(ptr %a) {
   7 ; PTX32:      mov.u16 %rs{{[0-9]+}}, 0;
   8 ; PTX32-NEXT: st.global.u8 [%r{{[0-9]+}}], %rs{{[0-9]+}};
   9 ; PTX64:      mov.u16 %rs{{[0-9]+}}, 0;
  10 ; PTX64-NEXT: st.global.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}};
  11   store i1 false, ptr %a
  12   ret void
  13 }
  14
  15
  16 define ptx_kernel void @t2(ptr %a, ptr %b) {
  17 ; PTX32: ld.global.u8 %rs{{[0-9]+}}, [%r{{[0-9]+}}]
  18 ; PTX32: and.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, 1;
  19 ; PTX32: setp.eq.b16 %p{{[0-9]+}}, %rs{{[0-9]+}}, 1;
  20 ; PTX64: ld.global.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
  21 ; PTX64: and.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, 1;
  22 ; PTX64: setp.eq.b16 %p{{[0-9]+}}, %rs{{[0-9]+}}, 1;
  23
  24   %t1 = load i1, ptr %a
  25   %t2 = select i1 %t1, i8 1, i8 2
  26   store i8 %t2, ptr %b
  27   ret void
  28 }