[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / 2006-01-20-ShiftPartsCrash.ll
blob37ea2d76d10853702fa5100e5754df201f4070df
1 ; RUN: llc -verify-machineinstrs < %s
2 ; REQUIRES: default_triple
4 define void @iterative_hash_host_wide_int() {
5         %zero = alloca i32              ; <ptr> [#uses=2]
6         %b = alloca i32         ; <ptr> [#uses=1]
7         store i32 0, ptr %zero
8         %tmp = load i32, ptr %zero          ; <i32> [#uses=1]
9         %tmp5 = bitcast i32 %tmp to i32         ; <i32> [#uses=1]
10         %tmp6.u = add i32 %tmp5, 32             ; <i32> [#uses=1]
11         %tmp6 = bitcast i32 %tmp6.u to i32              ; <i32> [#uses=1]
12         %tmp7 = load i64, ptr null          ; <i64> [#uses=1]
13         %tmp6.upgrd.1 = trunc i32 %tmp6 to i8           ; <i8> [#uses=1]
14         %shift.upgrd.2 = zext i8 %tmp6.upgrd.1 to i64           ; <i64> [#uses=1]
15         %tmp8 = ashr i64 %tmp7, %shift.upgrd.2          ; <i64> [#uses=1]
16         %tmp8.upgrd.3 = trunc i64 %tmp8 to i32          ; <i32> [#uses=1]
17         store i32 %tmp8.upgrd.3, ptr %b
18         unreachable