[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / 2008-03-05-RegScavengerAssert.ll
blobb8d80aee0c66eee3ba0f620d5050908978f15356
1 ; RUN: llc -verify-machineinstrs < %s -mtriple=powerpc-unknown-linux-gnu | FileCheck %s
3 declare ptr @bar(i32)
5 ; CHECK: @foo
6 ; CHECK: blr
8 define void @foo(ptr %pp) nounwind  {
9 entry:
10         %tmp2 = tail call ptr @bar( i32 14 ) nounwind           ; <ptr> [#uses=0]
11         %tmp38 = load ptr, ptr %pp, align 4             ; <ptr> [#uses=2]
12         br i1 false, label %bb34, label %bb25
13 bb25:           ; preds = %entry
14         tail call void %tmp38( ptr null ) nounwind 
15         ret void
16 bb34:           ; preds = %entry
17         tail call void %tmp38( ) nounwind 
18         ret void