[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / 2008-03-24-AddressRegImm.ll
blob99dbb3a8cedf02dddc9142046c0298c1cdd80eda
1 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc64--
3 define fastcc ptr @page_rec_get_next(ptr %rec) nounwind  {
4 entry:
5         %tmp2627 = ptrtoint ptr %rec to i64             ; <i64> [#uses=2]
6         %tmp28 = and i64 %tmp2627, -16384               ; <i64> [#uses=2]
7         %tmp2829 = inttoptr i64 %tmp28 to ptr           ; <ptr> [#uses=1]
8         %tmp37 = getelementptr i8, ptr %tmp2829, i64 42         ; <ptr> [#uses=1]
9         %tmp40 = load i8, ptr %tmp37, align 1           ; <i8> [#uses=1]
10         %tmp4041 = zext i8 %tmp40 to i64                ; <i64> [#uses=1]
11         %tmp42 = shl i64 %tmp4041, 8            ; <i64> [#uses=1]
12         %tmp47 = add i64 %tmp42, 0              ; <i64> [#uses=1]
13         %tmp52 = and i64 %tmp47, 32768          ; <i64> [#uses=1]
14         %tmp72 = icmp eq i64 %tmp52, 0          ; <i1> [#uses=1]
15         br i1 %tmp72, label %bb91, label %bb
16 bb:             ; preds = %entry
17         ret ptr null
18 bb91:           ; preds = %entry
19         br i1 false, label %bb100, label %bb185
20 bb100:          ; preds = %bb91
21         %tmp106 = sub i64 %tmp2627, %tmp28              ; <i64> [#uses=0]
22         ret ptr null
23 bb185:          ; preds = %bb91
24         ret ptr null