[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / dcbf-p10.ll
blobe623b86bdfb980b85ac42562b4aeee4a1209b516
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=powerpc64le-unknown-linux-gnu < %s \
3 ; RUN:     -verify-machineinstrs -ppc-asm-full-reg-names \
4 ; RUN:     -ppc-vsr-nums-as-vr -mcpu=pwr10 | FileCheck %s
5 ; RUN: llc -mtriple=powerpc64-unknown-linux-gnu < %s \
6 ; RUN:     -verify-machineinstrs -ppc-asm-full-reg-names \
7 ; RUN:     -ppc-vsr-nums-as-vr -mcpu=pwr10 | FileCheck %s
9 ; Function Attrs: nounwind
10 define void @dcbfps_test(ptr %a) {
11 ; CHECK-LABEL: dcbfps_test:
12 ; CHECK:       # %bb.0: # %entry
13 ; CHECK-NEXT:    addi r3, r3, 3
14 ; CHECK-NEXT:    dcbfps 0, r3
15 ; CHECK-NEXT:    blr
16 entry:
17   %add.a = getelementptr inbounds i8, ptr %a, i64 3
18   tail call void @llvm.ppc.dcbfps(ptr %add.a)
19 ret void
22 declare void @llvm.ppc.dcbfps(ptr)
24 ; Function Attrs: nounwind
25 define void @dcbstps_test(ptr %a) {
26 ; CHECK-LABEL: dcbstps_test:
27 ; CHECK:       # %bb.0: # %entry
28 ; CHECK-NEXT:    addi r3, r3, 3
29 ; CHECK-NEXT:    dcbstps 0, r3
30 ; CHECK-NEXT:    blr
31 entry:
32   %add.a = getelementptr inbounds i8, ptr %a, i64 3
33   tail call void @llvm.ppc.dcbstps(ptr %add.a)
34 ret void
37 declare void @llvm.ppc.dcbstps(ptr)