[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / fold-rlwinm-1.ll
blob306212ec64fae3c5df83b8ee892f6e8f77a84633
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -verify-machineinstrs -ppc-asm-full-reg-names < %s \
3 ; RUN:   -mtriple=powerpc64le-unknown-linux-gnu | FileCheck %s
5 @res = dso_local local_unnamed_addr global i32 0, align 4
6 @res2 = dso_local local_unnamed_addr global i32 0, align 4
8 define void @foo(i32 signext %var1) {
9 ; CHECK-LABEL: foo:
10 ; CHECK:       # %bb.0: # %entry
11 ; CHECK-NEXT:    xori r3, r3, 1
12 ; CHECK-NEXT:    addis r4, r2, res@toc@ha
13 ; CHECK-NEXT:    cntlzw r3, r3
14 ; CHECK-NEXT:    rlwinm r3, r3, 14, 0, 12
15 ; CHECK-NEXT:    stw r3, res@toc@l(r4)
16 ; CHECK-NEXT:    blr
17 entry:
18   %cmp = icmp eq i32 %var1, 1
19   %conv = zext i1 %cmp to i32
20   %shl = shl nuw nsw i32 %conv, 19
21   store i32 %shl, ptr @res, align 4
22   ret void
25 define void @foo_multiple_use(i32 signext %var1) {
26 ; CHECK-LABEL: foo_multiple_use:
27 ; CHECK:       # %bb.0: # %entry
28 ; CHECK-NEXT:    xori r3, r3, 1
29 ; CHECK-NEXT:    addis r5, r2, res2@toc@ha
30 ; CHECK-NEXT:    cntlzw r3, r3
31 ; CHECK-NEXT:    srwi r4, r3, 5
32 ; CHECK-NEXT:    rlwinm r3, r3, 14, 0, 12
33 ; CHECK-NEXT:    stw r4, res2@toc@l(r5)
34 ; CHECK-NEXT:    addis r4, r2, res@toc@ha
35 ; CHECK-NEXT:    stw r3, res@toc@l(r4)
36 ; CHECK-NEXT:    blr
37 entry:
38   %cmp = icmp eq i32 %var1, 1
39   %conv = zext i1 %cmp to i32
40   store i32 %conv, ptr @res2, align 4
41   %shl = shl nuw nsw i32 %conv, 19
42   store i32 %shl, ptr @res, align 4
43   ret void