[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / int-fp-conv-1.ll
blob0f201f598691d7190612b990f00aa25ffb5ffd4a
1 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc64-- | FileCheck %s
2 ; CHECK-NOT: __floatditf
4 define i64 @__fixunstfdi(ppc_fp128 %a) nounwind  {
5 entry:
6         %tmp1213 = uitofp i64 0 to ppc_fp128            ; <ppc_fp128> [#uses=1]
7         %tmp15 = fsub ppc_fp128 %a, %tmp1213            ; <ppc_fp128> [#uses=1]
8         %tmp2829 = fptoui ppc_fp128 %tmp15 to i32               ; <i32> [#uses=1]
9         %tmp282930 = zext i32 %tmp2829 to i64           ; <i64> [#uses=1]
10         %tmp32 = add i64 %tmp282930, 0          ; <i64> [#uses=1]
11         ret i64 %tmp32