[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / mcm-3.ll
blob64c74d4030991259ad6c92f19dc6bfb2bb063440
1 ; RUN: llc -relocation-model=static -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=medium <%s | FileCheck -check-prefix=MEDIUM %s
2 ; RUN: llc -relocation-model=static -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=large <%s | FileCheck -check-prefix=LARGE %s
4 ; Test correct code generation for medium and large code model
5 ; for loading and storing a file-scope static variable.
7 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
8 target triple = "powerpc64-unknown-linux-gnu"
10 @gi = dso_local global i32 5, align 4
12 define dso_local signext i32 @test_file_static() nounwind {
13 entry:
14   %0 = load i32, ptr @gi, align 4
15   %inc = add nsw i32 %0, 1
16   store i32 %inc, ptr @gi, align 4
17   ret i32 %0
20 ; MEDIUM-LABEL: test_file_static:
21 ; MEDIUM: addis [[REG1:[0-9]+]], 2, [[VAR:[a-z0-9A-Z_.]+]]@toc@ha
22 ; MEDIUM: addi [[REG2:[0-9]+]], [[REG1]], [[VAR]]@toc@l
23 ; MEDIUM: lwz {{[0-9]+}}, 0([[REG2]])
24 ; MEDIUM: addis [[REG3:[0-9]+]], 2, [[VAR]]@toc@ha
25 ; MEDIUM: addi [[REG4:[0-9]+]], [[REG3]], [[VAR]]@toc@l
26 ; MEDIUM: stw {{[0-9]+}}, 0([[REG4]])
27 ; MEDIUM: .type [[VAR]],@object
28 ; MEDIUM: .data
29 ; MEDIUM: .globl [[VAR]]
30 ; MEDIUM: [[VAR]]:
31 ; MEDIUM: .long 5
33 ; LARGE-LABEL: test_file_static:
34 ; LARGE: addis [[REG1:[0-9]+]], 2, [[VAR:[a-z0-9A-Z_.]+]]@toc@ha
35 ; LARGE: ld [[REG2:[0-9]+]], [[VAR]]@toc@l([[REG1]])
36 ; LARGE: lwz {{[0-9]+}}, 0([[REG2]])
37 ; LARGE: addis [[REG3:[0-9]+]], 2, [[VAR]]@toc@ha
38 ; LARGE: ld [[REG4:[0-9]+]], [[VAR]]@toc@l([[REG3]])
39 ; LARGE: stw {{[0-9]+}}, 0([[REG4]])
40 ; LARGE:      .type gi,@object
41 ; LARGE-NEXT: .data
42 ; LARGE-NEXT: .globl gi
43 ; LARGE-NEXT: .p2align 2
44 ; LARGE-NEXT: gi:
45 ; LARGE-NEXT: .long 5
47 ; LARGE:      .section .toc,"aw",@progbits
48 ; LARGE-NEXT: [[VAR]]:
49 ; LARGE-NEXT: .tc gi[TC],gi