[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / named-reg-alloc-r2.ll
blobc09b8bb3f49c3100ad791a7f9e633dda6a2c8c9e
1 ; RUN: llc -verify-machineinstrs < %s -mtriple=powerpc-unknown-linux-gnu 2>&1 | FileCheck %s
2 ; RUN: not --crash llc < %s -mtriple=powerpc64-unknown-linux-gnu 2>&1 | FileCheck %s --check-prefix=CHECK-NOTPPC32
4 define i32 @get_reg() nounwind {
5 entry:
6 ; CHECK-NOTPPC32: Trying to reserve an invalid register "r2".
7         %reg = call i32 @llvm.read_register.i32(metadata !0)
8   ret i32 %reg
9 ; CHECK-LABEL: @get_reg
10 ; CHECK: mr 3, 2
13 declare i32 @llvm.read_register.i32(metadata) nounwind
15 !0 = !{!"r2\00"}