[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / spill-nor0.ll
blob325dc0e763537b3dab51d38d24d25316324ad599
1 ; RUN: llc -verify-machineinstrs < %s -O0 -mcpu=ppc64 | FileCheck %s
2 target datalayout = "E-m:e-i64:64-n32:64"
3 target triple = "powerpc64-unknown-linux-gnu"
5 ; Function Attrs: nounwind
6 define void @_ZN4llvm3sys17RunningOnValgrindEv() #0 {
7 entry:
8   br i1 undef, label %if.then, label %if.end
10 if.then:                                          ; preds = %entry
11   ret void
13 if.end:                                           ; preds = %entry
14   %0 = call i64 asm sideeffect "mr 3,$1\0A\09mr 4,$2\0A\09rotldi 0,0,3  ; rotldi 0,0,13\0A\09rotldi 0,0,61 ; rotldi 0,0,51\0A\09or 1,1,1\0A\09mr $0,3", "=b,b,b,~{cc},~{memory},~{r3},~{r4}"(i32 0, ptr undef) #0
15   br i1 undef, label %end0, label %end1 ; need successor blocks to force spill
17 end0:
18   unreachable
20 end1:
21   unreachable
23 ; CHECK-LABEL: @_ZN4llvm3sys17RunningOnValgrindEv
24 ; CHECK: stw
25 ; CHECK: lwz
28 attributes #0 = { nounwind }