[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / stwu-gta.ll
blobe413e0e776d1bcc0c1eba8d493271fbb7e0ca712
1 target datalayout = "E-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v128:128:128-n32"
2 target triple = "powerpc-unknown-linux"
3 ; RUN: llc -verify-machineinstrs < %s | FileCheck %s
5 %class.Two.0.5 = type { i32, i32, i32 }
7 @foo = external global %class.Two.0.5, align 4
9 define void @_GLOBAL__I_a() nounwind section ".text.startup" {
10 entry:
11   store i32 5, ptr @foo, align 4
12   store i32 6, ptr getelementptr inbounds (%class.Two.0.5, ptr @foo, i32 0, i32 1), align 4
13   ret void
16 ; CHECK: @_GLOBAL__I_a
17 ; CHECK-NOT: stwux
18 ; CHECK: stwu