[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / vec_shift.ll
blob45dbbbe8c0df7225655453e32d3b805c4409bb3c
1 ; RUN: llc -verify-machineinstrs < %s  -mtriple=ppc32-- -mcpu=g5
2 ; PR3628
4 define void @update(<4 x i32> %val, ptr %dst) nounwind {
5 entry:
6         %shl = shl <4 x i32> %val, < i32 4, i32 3, i32 2, i32 1 >
7         %shr = ashr <4 x i32> %shl, < i32 1, i32 2, i32 3, i32 4 >
8         store <4 x i32> %shr, ptr %dst
9         ret void