[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / CodeGen / PowerPC / vector-merge-store-fp-constants.ll
blob6b3df79d9b462b4beea4470c733b52b01d17e98d
1 ; RUN: llc -verify-machineinstrs -mtriple=powerpc64-unknown-linux-gnu < %s | FileCheck %s
3 ; CHECK-LABEL: {{^}}merge_8_float_zero_stores:
4 ; CHECK: li [[ZEROREG:[0-9]+]], 0
5 ; CHECK-DAG: std [[ZEROREG]], 0([[PTR:[0-9]+]])
6 ; CHECK-DAG: std [[ZEROREG]], 8([[PTR]])
7 ; CHECK-DAG: std [[ZEROREG]], 16([[PTR]])
8 ; CHECK-DAG: std [[ZEROREG]], 24([[PTR]])
9 ; CHECK: blr
10 define void @merge_8_float_zero_stores(ptr %ptr) {
11   %idx1 = getelementptr float, ptr %ptr, i64 1
12   %idx2 = getelementptr float, ptr %ptr, i64 2
13   %idx3 = getelementptr float, ptr %ptr, i64 3
14   %idx4 = getelementptr float, ptr %ptr, i64 4
15   %idx5 = getelementptr float, ptr %ptr, i64 5
16   %idx6 = getelementptr float, ptr %ptr, i64 6
17   %idx7 = getelementptr float, ptr %ptr, i64 7
18   store float 0.0, ptr %ptr, align 4
19   store float 0.0, ptr %idx1, align 4
20   store float 0.0, ptr %idx2, align 4
21   store float 0.0, ptr %idx3, align 4
22   store float 0.0, ptr %idx4, align 4
23   store float 0.0, ptr %idx5, align 4
24   store float 0.0, ptr %idx6, align 4
25   store float 0.0, ptr %idx7, align 4
26   ret void