llvm/test/CodeGen/RISCV/GlobalISel/regbankselect/fcmp-f16-rv32.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=riscv32 -mattr=+zfh -run-pass=regbankselect \
   3 # RUN:   -simplify-mir -verify-machineinstrs %s \
   4 # RUN:   -o - | FileCheck %s
   5
   6 ---
   7 name:            fcmp_f16
   8 legalized:       true
   9 body:             |
  10   bb.1:
  11     liveins: $f10_h, $f11_h
  12
  13     ; CHECK-LABEL: name: fcmp_f16
  14     ; CHECK: liveins: $f10_h, $f11_h
  15     ; CHECK-NEXT: {{  $}}
  16     ; CHECK-NEXT: [[COPY:%[0-9]+]]:fprb(s16) = COPY $f10_h
  17     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:fprb(s16) = COPY $f11_h
  18     ; CHECK-NEXT: [[FCMP:%[0-9]+]]:gprb(s32) = G_FCMP floatpred(oeq), [[COPY]](s16), [[COPY1]]
  19     ; CHECK-NEXT: $x10 = COPY [[FCMP]](s32)
  20     ; CHECK-NEXT: PseudoRET implicit $x10
  21     %0:_(s16) = COPY $f10_h
  22     %1:_(s16) = COPY $f11_h
  23     %4:_(s32) = G_FCMP floatpred(oeq), %0(s16), %1
  24     $x10 = COPY %4(s32)
  25     PseudoRET implicit $x10
  26
  27 ...