llvm/test/CodeGen/RISCV/GlobalISel/regbankselect/fptoi-f16-rv32.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=riscv32 -mattr=+zfh -run-pass=regbankselect \
   3 # RUN:   -simplify-mir -verify-machineinstrs %s \
   4 # RUN:   -o - | FileCheck %s
   5
   6 ---
   7 name:            fptosi_s32_s16
   8 legalized:       true
   9 tracksRegLiveness: true
  10 body:             |
  11   bb.1:
  12     liveins: $f10_h
  13
  14     ; CHECK-LABEL: name: fptosi_s32_s16
  15     ; CHECK: liveins: $f10_h
  16     ; CHECK-NEXT: {{  $}}
  17     ; CHECK-NEXT: [[COPY:%[0-9]+]]:fprb(s16) = COPY $f10_h
  18     ; CHECK-NEXT: [[FPTOSI:%[0-9]+]]:gprb(s32) = G_FPTOSI [[COPY]](s16)
  19     ; CHECK-NEXT: $x10 = COPY [[FPTOSI]](s32)
  20     ; CHECK-NEXT: PseudoRET implicit $x10
  21     %0:_(s16) = COPY $f10_h
  22     %1:_(s32) = G_FPTOSI %0(s16)
  23     $x10 = COPY %1(s32)
  24     PseudoRET implicit $x10
  25
  26 ...
  27 ---
  28 name:            fptoui_s32_s16
  29 legalized:       true
  30 tracksRegLiveness: true
  31 body:             |
  32   bb.1:
  33     liveins: $f10_h
  34
  35     ; CHECK-LABEL: name: fptoui_s32_s16
  36     ; CHECK: liveins: $f10_h
  37     ; CHECK-NEXT: {{  $}}
  38     ; CHECK-NEXT: [[COPY:%[0-9]+]]:fprb(s16) = COPY $f10_h
  39     ; CHECK-NEXT: [[FPTOUI:%[0-9]+]]:gprb(s32) = G_FPTOUI [[COPY]](s16)
  40     ; CHECK-NEXT: $x10 = COPY [[FPTOUI]](s32)
  41     ; CHECK-NEXT: PseudoRET implicit $x10
  42     %0:_(s16) = COPY $f10_h
  43     %1:_(s32) = G_FPTOUI %0(s16)
  44     $x10 = COPY %1(s32)
  45     PseudoRET implicit $x10
  46
  47 ...