llvm/test/CodeGen/SystemZ/int-add-19.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; Test 128-bit addition in vector registers on z13 and later
   3 ;
   4 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
   5
   6 define i128 @f1(i128 %a, i128 %b) {
   7 ; CHECK-LABEL: f1:
   8 ; CHECK:       # %bb.0:
   9 ; CHECK-NEXT:    vl %v0, 0(%r4), 3
  10 ; CHECK-NEXT:    vl %v1, 0(%r3), 3
  11 ; CHECK-NEXT:    vaq %v0, %v1, %v0
  12 ; CHECK-NEXT:    vst %v0, 0(%r2), 3
  13 ; CHECK-NEXT:    br %r14
  14   %res = add i128 %a, %b
  15   ret i128 %res
  16 }