llvm/test/CodeGen/SystemZ/vec-bswap-01.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; Test loads of byte-swapped vector elements.
   3 ;
   4 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z15 | FileCheck %s
   5
   6 declare <8 x i16> @llvm.bswap.v8i16(<8 x i16>)
   7 declare <4 x i32> @llvm.bswap.v4i32(<4 x i32>)
   8 declare <2 x i64> @llvm.bswap.v2i64(<2 x i64>)
   9
  10 ; Test v8i16 loads.
  11 define <8 x i16> @f1(ptr %ptr) {
  12 ; CHECK-LABEL: f1:
  13 ; CHECK:       # %bb.0:
  14 ; CHECK-NEXT:    vlbrh %v24, 0(%r2)
  15 ; CHECK-NEXT:    br %r14
  16   %load = load <8 x i16>, ptr %ptr
  17   %ret = call <8 x i16> @llvm.bswap.v8i16(<8 x i16> %load)
  18   ret <8 x i16> %ret
  19 }
  20
  21 ; Test v4i32 loads.
  22 define <4 x i32> @f2(ptr %ptr) {
  23 ; CHECK-LABEL: f2:
  24 ; CHECK:       # %bb.0:
  25 ; CHECK-NEXT:    vlbrf %v24, 0(%r2)
  26 ; CHECK-NEXT:    br %r14
  27   %load = load <4 x i32>, ptr %ptr
  28   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
  29   ret <4 x i32> %ret
  30 }
  31
  32 ; Test v2i64 loads.
  33 define <2 x i64> @f3(ptr %ptr) {
  34 ; CHECK-LABEL: f3:
  35 ; CHECK:       # %bb.0:
  36 ; CHECK-NEXT:    vlbrg %v24, 0(%r2)
  37 ; CHECK-NEXT:    br %r14
  38   %load = load <2 x i64>, ptr %ptr
  39   %ret = call <2 x i64> @llvm.bswap.v2i64(<2 x i64> %load)
  40   ret <2 x i64> %ret
  41 }
  42
  43 ; Test the highest aligned in-range offset.
  44 define <4 x i32> @f4(ptr %base) {
  45 ; CHECK-LABEL: f4:
  46 ; CHECK:       # %bb.0:
  47 ; CHECK-NEXT:    vlbrf %v24, 4080(%r2)
  48 ; CHECK-NEXT:    br %r14
  49   %ptr = getelementptr <4 x i32>, ptr %base, i64 255
  50   %load = load <4 x i32>, ptr %ptr
  51   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
  52   ret <4 x i32> %ret
  53 }
  54
  55 ; Test the highest unaligned in-range offset.
  56 define <4 x i32> @f5(ptr %base) {
  57 ; CHECK-LABEL: f5:
  58 ; CHECK:       # %bb.0:
  59 ; CHECK-NEXT:    vlbrf %v24, 4095(%r2)
  60 ; CHECK-NEXT:    br %r14
  61   %addr = getelementptr i8, ptr %base, i64 4095
  62   %load = load <4 x i32>, ptr %addr
  63   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
  64   ret <4 x i32> %ret
  65 }
  66
  67 ; Test the next offset up, which requires separate address logic,
  68 define <4 x i32> @f6(ptr %base) {
  69 ; CHECK-LABEL: f6:
  70 ; CHECK:       # %bb.0:
  71 ; CHECK-NEXT:    aghi %r2, 4096
  72 ; CHECK-NEXT:    vlbrf %v24, 0(%r2)
  73 ; CHECK-NEXT:    br %r14
  74   %ptr = getelementptr <4 x i32>, ptr %base, i64 256
  75   %load = load <4 x i32>, ptr %ptr
  76   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
  77   ret <4 x i32> %ret
  78 }
  79
  80 ; Test negative offsets, which also require separate address logic,
  81 define <4 x i32> @f7(ptr %base) {
  82 ; CHECK-LABEL: f7:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    aghi %r2, -16
  85 ; CHECK-NEXT:    vlbrf %v24, 0(%r2)
  86 ; CHECK-NEXT:    br %r14
  87   %ptr = getelementptr <4 x i32>, ptr %base, i64 -1
  88   %load = load <4 x i32>, ptr %ptr
  89   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
  90   ret <4 x i32> %ret
  91 }
  92
  93 ; Check that indexes are allowed.
  94 define <4 x i32> @f8(ptr %base, i64 %index) {
  95 ; CHECK-LABEL: f8:
  96 ; CHECK:       # %bb.0:
  97 ; CHECK-NEXT:    vlbrf %v24, 0(%r3,%r2)
  98 ; CHECK-NEXT:    br %r14
  99   %addr = getelementptr i8, ptr %base, i64 %index
 100   %load = load <4 x i32>, ptr %addr
 101   %ret = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %load)
 102   ret <4 x i32> %ret
 103 }
 104