[RISCV][VLOPT] Add vector narrowing integer right shift instructions to isSupportedIn...
[llvm-project.git] / llvm / test / MC / Xtensa / Core / registers.s
blobbf6499c7abde16c70eae13aff63c646ceb6c3f0a
1 # RUN: llvm-mc %s -triple=xtensa -show-encoding \
2 # RUN: | FileCheck -check-prefixes=CHECK,CHECK-INST %s
5 .align 4
6 LBL0:
8 #############################################################
9 ## Check special registers parsing
10 #############################################################
12 # CHECK-INST: xsr a8, sar
13 # CHECK: encoding: [0x80,0x03,0x61]
14 xsr a8, 3