[AArch64,ELF] Restrict MOVZ/MOVK to non-PIC large code model (#70178)
[llvm-project.git] / llvm / test / CodeGen / VE / VELIntrinsics / vrmin.ll
blob5e3af65f7d945694de026a7d0b9a332e2e29ea17
1 ; RUN: llc < %s -mtriple=ve -mattr=+vpu | FileCheck %s
3 ;;; Test vector minimum intrinsic instructions
4 ;;;
5 ;;; Note:
6 ;;;   We test VRMIN*vl and VRMIN*vl_v instructions.
8 ; Function Attrs: nounwind readnone
9 define fastcc <256 x double> @vrminswfstsx_vvl(<256 x double> %0) {
10 ; CHECK-LABEL: vrminswfstsx_vvl:
11 ; CHECK:       # %bb.0:
12 ; CHECK-NEXT:    lea %s0, 256
13 ; CHECK-NEXT:    lvl %s0
14 ; CHECK-NEXT:    vrmins.w.fst.sx %v0, %v0
15 ; CHECK-NEXT:    b.l.t (, %s10)
16   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminswfstsx.vvl(<256 x double> %0, i32 256)
17   ret <256 x double> %2
20 ; Function Attrs: nounwind readnone
21 declare <256 x double> @llvm.ve.vl.vrminswfstsx.vvl(<256 x double>, i32)
23 ; Function Attrs: nounwind readnone
24 define fastcc <256 x double> @vrminswfstsx_vvvl(<256 x double> %0, <256 x double> %1) {
25 ; CHECK-LABEL: vrminswfstsx_vvvl:
26 ; CHECK:       # %bb.0:
27 ; CHECK-NEXT:    lea %s0, 128
28 ; CHECK-NEXT:    lvl %s0
29 ; CHECK-NEXT:    vrmins.w.fst.sx %v1, %v0
30 ; CHECK-NEXT:    lea %s16, 256
31 ; CHECK-NEXT:    lvl %s16
32 ; CHECK-NEXT:    vor %v0, (0)1, %v1
33 ; CHECK-NEXT:    b.l.t (, %s10)
34   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminswfstsx.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
35   ret <256 x double> %3
38 ; Function Attrs: nounwind readnone
39 declare <256 x double> @llvm.ve.vl.vrminswfstsx.vvvl(<256 x double>, <256 x double>, i32)
41 ; Function Attrs: nounwind readnone
42 define fastcc <256 x double> @vrminswlstsx_vvl(<256 x double> %0) {
43 ; CHECK-LABEL: vrminswlstsx_vvl:
44 ; CHECK:       # %bb.0:
45 ; CHECK-NEXT:    lea %s0, 256
46 ; CHECK-NEXT:    lvl %s0
47 ; CHECK-NEXT:    vrmins.w.lst.sx %v0, %v0
48 ; CHECK-NEXT:    b.l.t (, %s10)
49   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminswlstsx.vvl(<256 x double> %0, i32 256)
50   ret <256 x double> %2
53 ; Function Attrs: nounwind readnone
54 declare <256 x double> @llvm.ve.vl.vrminswlstsx.vvl(<256 x double>, i32)
56 ; Function Attrs: nounwind readnone
57 define fastcc <256 x double> @vrminswlstsx_vvvl(<256 x double> %0, <256 x double> %1) {
58 ; CHECK-LABEL: vrminswlstsx_vvvl:
59 ; CHECK:       # %bb.0:
60 ; CHECK-NEXT:    lea %s0, 128
61 ; CHECK-NEXT:    lvl %s0
62 ; CHECK-NEXT:    vrmins.w.lst.sx %v1, %v0
63 ; CHECK-NEXT:    lea %s16, 256
64 ; CHECK-NEXT:    lvl %s16
65 ; CHECK-NEXT:    vor %v0, (0)1, %v1
66 ; CHECK-NEXT:    b.l.t (, %s10)
67   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminswlstsx.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
68   ret <256 x double> %3
71 ; Function Attrs: nounwind readnone
72 declare <256 x double> @llvm.ve.vl.vrminswlstsx.vvvl(<256 x double>, <256 x double>, i32)
74 ; Function Attrs: nounwind readnone
75 define fastcc <256 x double> @vrminswfstzx_vvl(<256 x double> %0) {
76 ; CHECK-LABEL: vrminswfstzx_vvl:
77 ; CHECK:       # %bb.0:
78 ; CHECK-NEXT:    lea %s0, 256
79 ; CHECK-NEXT:    lvl %s0
80 ; CHECK-NEXT:    vrmins.w.fst.zx %v0, %v0
81 ; CHECK-NEXT:    b.l.t (, %s10)
82   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminswfstzx.vvl(<256 x double> %0, i32 256)
83   ret <256 x double> %2
86 ; Function Attrs: nounwind readnone
87 declare <256 x double> @llvm.ve.vl.vrminswfstzx.vvl(<256 x double>, i32)
89 ; Function Attrs: nounwind readnone
90 define fastcc <256 x double> @vrminswfstzx_vvvl(<256 x double> %0, <256 x double> %1) {
91 ; CHECK-LABEL: vrminswfstzx_vvvl:
92 ; CHECK:       # %bb.0:
93 ; CHECK-NEXT:    lea %s0, 128
94 ; CHECK-NEXT:    lvl %s0
95 ; CHECK-NEXT:    vrmins.w.fst.zx %v1, %v0
96 ; CHECK-NEXT:    lea %s16, 256
97 ; CHECK-NEXT:    lvl %s16
98 ; CHECK-NEXT:    vor %v0, (0)1, %v1
99 ; CHECK-NEXT:    b.l.t (, %s10)
100   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminswfstzx.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
101   ret <256 x double> %3
104 ; Function Attrs: nounwind readnone
105 declare <256 x double> @llvm.ve.vl.vrminswfstzx.vvvl(<256 x double>, <256 x double>, i32)
107 ; Function Attrs: nounwind readnone
108 define fastcc <256 x double> @vrminswlstzx_vvl(<256 x double> %0) {
109 ; CHECK-LABEL: vrminswlstzx_vvl:
110 ; CHECK:       # %bb.0:
111 ; CHECK-NEXT:    lea %s0, 256
112 ; CHECK-NEXT:    lvl %s0
113 ; CHECK-NEXT:    vrmins.w.lst.zx %v0, %v0
114 ; CHECK-NEXT:    b.l.t (, %s10)
115   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminswlstzx.vvl(<256 x double> %0, i32 256)
116   ret <256 x double> %2
119 ; Function Attrs: nounwind readnone
120 declare <256 x double> @llvm.ve.vl.vrminswlstzx.vvl(<256 x double>, i32)
122 ; Function Attrs: nounwind readnone
123 define fastcc <256 x double> @vrminswlstzx_vvvl(<256 x double> %0, <256 x double> %1) {
124 ; CHECK-LABEL: vrminswlstzx_vvvl:
125 ; CHECK:       # %bb.0:
126 ; CHECK-NEXT:    lea %s0, 128
127 ; CHECK-NEXT:    lvl %s0
128 ; CHECK-NEXT:    vrmins.w.lst.zx %v1, %v0
129 ; CHECK-NEXT:    lea %s16, 256
130 ; CHECK-NEXT:    lvl %s16
131 ; CHECK-NEXT:    vor %v0, (0)1, %v1
132 ; CHECK-NEXT:    b.l.t (, %s10)
133   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminswlstzx.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
134   ret <256 x double> %3
137 ; Function Attrs: nounwind readnone
138 declare <256 x double> @llvm.ve.vl.vrminswlstzx.vvvl(<256 x double>, <256 x double>, i32)
140 ; Function Attrs: nounwind readnone
141 define fastcc <256 x double> @vrminslfst_vvl(<256 x double> %0) {
142 ; CHECK-LABEL: vrminslfst_vvl:
143 ; CHECK:       # %bb.0:
144 ; CHECK-NEXT:    lea %s0, 256
145 ; CHECK-NEXT:    lvl %s0
146 ; CHECK-NEXT:    vrmins.l.fst %v0, %v0
147 ; CHECK-NEXT:    b.l.t (, %s10)
148   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminslfst.vvl(<256 x double> %0, i32 256)
149   ret <256 x double> %2
152 ; Function Attrs: nounwind readnone
153 declare <256 x double> @llvm.ve.vl.vrminslfst.vvl(<256 x double>, i32)
155 ; Function Attrs: nounwind readnone
156 define fastcc <256 x double> @vrminslfst_vvvl(<256 x double> %0, <256 x double> %1) {
157 ; CHECK-LABEL: vrminslfst_vvvl:
158 ; CHECK:       # %bb.0:
159 ; CHECK-NEXT:    lea %s0, 128
160 ; CHECK-NEXT:    lvl %s0
161 ; CHECK-NEXT:    vrmins.l.fst %v1, %v0
162 ; CHECK-NEXT:    lea %s16, 256
163 ; CHECK-NEXT:    lvl %s16
164 ; CHECK-NEXT:    vor %v0, (0)1, %v1
165 ; CHECK-NEXT:    b.l.t (, %s10)
166   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminslfst.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
167   ret <256 x double> %3
170 ; Function Attrs: nounwind readnone
171 declare <256 x double> @llvm.ve.vl.vrminslfst.vvvl(<256 x double>, <256 x double>, i32)
173 ; Function Attrs: nounwind readnone
174 define fastcc <256 x double> @vrminsllst_vvl(<256 x double> %0) {
175 ; CHECK-LABEL: vrminsllst_vvl:
176 ; CHECK:       # %bb.0:
177 ; CHECK-NEXT:    lea %s0, 256
178 ; CHECK-NEXT:    lvl %s0
179 ; CHECK-NEXT:    vrmins.l.lst %v0, %v0
180 ; CHECK-NEXT:    b.l.t (, %s10)
181   %2 = tail call fast <256 x double> @llvm.ve.vl.vrminsllst.vvl(<256 x double> %0, i32 256)
182   ret <256 x double> %2
185 ; Function Attrs: nounwind readnone
186 declare <256 x double> @llvm.ve.vl.vrminsllst.vvl(<256 x double>, i32)
188 ; Function Attrs: nounwind readnone
189 define fastcc <256 x double> @vrminsllst_vvvl(<256 x double> %0, <256 x double> %1) {
190 ; CHECK-LABEL: vrminsllst_vvvl:
191 ; CHECK:       # %bb.0:
192 ; CHECK-NEXT:    lea %s0, 128
193 ; CHECK-NEXT:    lvl %s0
194 ; CHECK-NEXT:    vrmins.l.lst %v1, %v0
195 ; CHECK-NEXT:    lea %s16, 256
196 ; CHECK-NEXT:    lvl %s16
197 ; CHECK-NEXT:    vor %v0, (0)1, %v1
198 ; CHECK-NEXT:    b.l.t (, %s10)
199   %3 = tail call fast <256 x double> @llvm.ve.vl.vrminsllst.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
200   ret <256 x double> %3
203 ; Function Attrs: nounwind readnone
204 declare <256 x double> @llvm.ve.vl.vrminsllst.vvvl(<256 x double>, <256 x double>, i32)