llvm/test/CodeGen/Hexagon/dag-combine-select-or0.ll

   1 ; RUN: llc -march=hexagon -O2 < %s | FileCheck %s
   2 ; Make sure no mux with 0 is generated.
   3 ; CHECK-NOT: mux{{.*}}#0
   4 ; CHECK: endloop
   5
   6 target triple = "hexagon"
   7
   8 ; Function Attrs: nounwind readnone
   9 define i32 @f0(i32 %a0, i32 %a1) #0 {
  10 b0:
  11   %v0 = icmp ugt i32 %a0, %a1
  12   br label %b1
  13
  14 b1:                                               ; preds = %b1, %b0
  15   %v1 = phi i32 [ 0, %b0 ], [ %v5, %b1 ]
  16   %v2 = phi i32 [ 0, %b0 ], [ %v7, %b1 ]
  17   %v3 = phi i32 [ 1, %b0 ], [ %v6, %b1 ]
  18   %v4 = select i1 %v0, i32 %v3, i32 0
  19   %v5 = or i32 %v1, %v4
  20   %v6 = shl i32 %v3, 1
  21   %v7 = add i32 %v2, 1
  22   %v8 = icmp eq i32 %v7, 32
  23   br i1 %v8, label %b2, label %b1
  24
  25 b2:                                               ; preds = %b1
  26   ret i32 %v5
  27 }
  28
  29 attributes #0 = { nounwind readnone }