llvm/test/CodeGen/PowerPC/aix-tls-gd-int.ll

   1 ; RUN: llc  -verify-machineinstrs -mcpu=pwr7 -mattr=-altivec \
   2 ; RUN:      -mtriple powerpc-ibm-aix-xcoff < %s | FileCheck %s \
   3 ; RUN:      --check-prefix=SMALL32
   4 ; RUN: llc  -verify-machineinstrs -mcpu=pwr7 -mattr=-altivec \
   5 ; RUN:      -mtriple powerpc-ibm-aix-xcoff --code-model=large < %s \
   6 ; RUN:      | FileCheck %s --check-prefix=LARGE32
   7 ; RUN: llc  -verify-machineinstrs -mcpu=pwr7 -mattr=-altivec \
   8 ; RUN:      -mtriple powerpc64-ibm-aix-xcoff < %s | FileCheck %s \
   9 ; RUN:      --check-prefix=SMALL64
  10 ; RUN: llc  -verify-machineinstrs -mcpu=pwr7 -mattr=-altivec \
  11 ; RUN:      -mtriple powerpc64-ibm-aix-xcoff --code-model=large < %s \
  12 ; RUN:      | FileCheck %s --check-prefix=LARGE64
  13
  14 @TGInit = thread_local global i32 1, align 4
  15 @GInit = global i32 1, align 4
  16 @TGUninit = thread_local global i32 0, align 4
  17 @TIUninit = internal thread_local global i32 0, align 4
  18 @TWUninit = weak thread_local global i32 0, align 4
  19
  20 ; Function Attrs: nofree norecurse nounwind willreturn writeonly
  21 define void @storesTGUninit(i32 %Val) #0 {
  22 ; SMALL32-LABEL: storesTGUninit:
  23 ; SMALL32:       # %bb.0: # %entry
  24 ; SMALL32-NEXT:    mflr 0
  25 ; SMALL32-NEXT:    stwu 1, -32(1)
  26 ; SMALL32-NEXT:    mr 6, 3
  27 ; SMALL32-NEXT:    lwz 3, L..C0(2)
  28 ; SMALL32-NEXT:    lwz 4, L..C1(2)
  29 ; SMALL32-NEXT:    stw 0, 40(1)
  30 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
  31 ; SMALL32-NEXT:    stw 6, 0(3)
  32 ; SMALL32-NEXT:    addi 1, 1, 32
  33 ; SMALL32-NEXT:    lwz 0, 8(1)
  34 ; SMALL32-NEXT:    mtlr 0
  35 ; SMALL32-NEXT:    blr
  36 ;
  37 ; LARGE32-LABEL: storesTGUninit:
  38 ; LARGE32:       # %bb.0: # %entry
  39 ; LARGE32-NEXT:    mflr 0
  40 ; LARGE32-NEXT:    stwu 1, -32(1)
  41 ; LARGE32-NEXT:    stw 0, 40(1)
  42 ; LARGE32-NEXT:    mr 6, 3
  43 ; LARGE32-NEXT:    addis 3, L..C0@u(2)
  44 ; LARGE32-NEXT:    addis 4, L..C1@u(2)
  45 ; LARGE32-NEXT:    lwz 3, L..C0@l(3)
  46 ; LARGE32-NEXT:    lwz 4, L..C1@l(4)
  47 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
  48 ; LARGE32-NEXT:    stw 6, 0(3)
  49 ; LARGE32-NEXT:    addi 1, 1, 32
  50 ; LARGE32-NEXT:    lwz 0, 8(1)
  51 ; LARGE32-NEXT:    mtlr 0
  52 ; LARGE32-NEXT:    blr
  53 ;
  54 ; SMALL64-LABEL: storesTGUninit:
  55 ; SMALL64:       # %bb.0: # %entry
  56 ; SMALL64-NEXT:    mflr 0
  57 ; SMALL64-NEXT:    stdu 1, -48(1)
  58 ; SMALL64-NEXT:    mr 6, 3
  59 ; SMALL64-NEXT:    ld 3, L..C0(2)
  60 ; SMALL64-NEXT:    ld 4, L..C1(2)
  61 ; SMALL64-NEXT:    std 0, 64(1)
  62 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
  63 ; SMALL64-NEXT:    stw 6, 0(3)
  64 ; SMALL64-NEXT:    addi 1, 1, 48
  65 ; SMALL64-NEXT:    ld 0, 16(1)
  66 ; SMALL64-NEXT:    mtlr 0
  67 ; SMALL64-NEXT:    blr
  68 ;
  69 ; LARGE64-LABEL: storesTGUninit:
  70 ; LARGE64:       # %bb.0: # %entry
  71 ; LARGE64-NEXT:    mflr 0
  72 ; LARGE64-NEXT:    stdu 1, -48(1)
  73 ; LARGE64-NEXT:    mr 6, 3
  74 ; LARGE64-NEXT:    addis 3, L..C0@u(2)
  75 ; LARGE64-NEXT:    addis 4, L..C1@u(2)
  76 ; LARGE64-NEXT:    std 0, 64(1)
  77 ; LARGE64-NEXT:    ld 3, L..C0@l(3)
  78 ; LARGE64-NEXT:    ld 4, L..C1@l(4)
  79 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
  80 ; LARGE64-NEXT:    stw 6, 0(3)
  81 ; LARGE64-NEXT:    addi 1, 1, 48
  82 ; LARGE64-NEXT:    ld 0, 16(1)
  83 ; LARGE64-NEXT:    mtlr 0
  84 ; LARGE64-NEXT:    blr
  85 entry:
  86   store i32 %Val, ptr @TGUninit, align 4
  87   ret void
  88 }
  89
  90 ; Function Attrs: nofree norecurse nounwind willreturn writeonly
  91 define void @storesTGInit(i32 %Val) #0 {
  92 ; SMALL32-LABEL: storesTGInit:
  93 ; SMALL32:       # %bb.0: # %entry
  94 ; SMALL32-NEXT:    mflr 0
  95 ; SMALL32-NEXT:    stwu 1, -32(1)
  96 ; SMALL32-NEXT:    mr 6, 3
  97 ; SMALL32-NEXT:    lwz 3, L..C2(2)
  98 ; SMALL32-NEXT:    lwz 4, L..C3(2)
  99 ; SMALL32-NEXT:    stw 0, 40(1)
 100 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 101 ; SMALL32-NEXT:    stw 6, 0(3)
 102 ; SMALL32-NEXT:    addi 1, 1, 32
 103 ; SMALL32-NEXT:    lwz 0, 8(1)
 104 ; SMALL32-NEXT:    mtlr 0
 105 ; SMALL32-NEXT:    blr
 106 ;
 107 ; LARGE32-LABEL: storesTGInit:
 108 ; LARGE32:       # %bb.0: # %entry
 109 ; LARGE32-NEXT:    mflr 0
 110 ; LARGE32-NEXT:    stwu 1, -32(1)
 111 ; LARGE32-NEXT:    stw 0, 40(1)
 112 ; LARGE32-NEXT:    mr 6, 3
 113 ; LARGE32-NEXT:    addis 3, L..C2@u(2)
 114 ; LARGE32-NEXT:    addis 4, L..C3@u(2)
 115 ; LARGE32-NEXT:    lwz 3, L..C2@l(3)
 116 ; LARGE32-NEXT:    lwz 4, L..C3@l(4)
 117 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 118 ; LARGE32-NEXT:    stw 6, 0(3)
 119 ; LARGE32-NEXT:    addi 1, 1, 32
 120 ; LARGE32-NEXT:    lwz 0, 8(1)
 121 ; LARGE32-NEXT:    mtlr 0
 122 ; LARGE32-NEXT:    blr
 123 ;
 124 ; SMALL64-LABEL: storesTGInit:
 125 ; SMALL64:       # %bb.0: # %entry
 126 ; SMALL64-NEXT:    mflr 0
 127 ; SMALL64-NEXT:    stdu 1, -48(1)
 128 ; SMALL64-NEXT:    mr 6, 3
 129 ; SMALL64-NEXT:    ld 3, L..C2(2)
 130 ; SMALL64-NEXT:    ld 4, L..C3(2)
 131 ; SMALL64-NEXT:    std 0, 64(1)
 132 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 133 ; SMALL64-NEXT:    stw 6, 0(3)
 134 ; SMALL64-NEXT:    addi 1, 1, 48
 135 ; SMALL64-NEXT:    ld 0, 16(1)
 136 ; SMALL64-NEXT:    mtlr 0
 137 ; SMALL64-NEXT:    blr
 138 ;
 139 ; LARGE64-LABEL: storesTGInit:
 140 ; LARGE64:       # %bb.0: # %entry
 141 ; LARGE64-NEXT:    mflr 0
 142 ; LARGE64-NEXT:    stdu 1, -48(1)
 143 ; LARGE64-NEXT:    mr 6, 3
 144 ; LARGE64-NEXT:    addis 3, L..C2@u(2)
 145 ; LARGE64-NEXT:    addis 4, L..C3@u(2)
 146 ; LARGE64-NEXT:    std 0, 64(1)
 147 ; LARGE64-NEXT:    ld 3, L..C2@l(3)
 148 ; LARGE64-NEXT:    ld 4, L..C3@l(4)
 149 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 150 ; LARGE64-NEXT:    stw 6, 0(3)
 151 ; LARGE64-NEXT:    addi 1, 1, 48
 152 ; LARGE64-NEXT:    ld 0, 16(1)
 153 ; LARGE64-NEXT:    mtlr 0
 154 ; LARGE64-NEXT:    blr
 155 entry:
 156   store i32 %Val, ptr @TGInit, align 4
 157   ret void
 158 }
 159
 160 ; Function Attrs: nofree norecurse nounwind willreturn writeonly
 161 define void @storesTIUninit(i32 %Val) #0 {
 162 ; SMALL32-LABEL: storesTIUninit:
 163 ; SMALL32:       # %bb.0: # %entry
 164 ; SMALL32-NEXT:    mflr 0
 165 ; SMALL32-NEXT:    stwu 1, -32(1)
 166 ; SMALL32-NEXT:    mr 6, 3
 167 ; SMALL32-NEXT:    lwz 3, L..C4(2)
 168 ; SMALL32-NEXT:    lwz 4, L..C5(2)
 169 ; SMALL32-NEXT:    stw 0, 40(1)
 170 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 171 ; SMALL32-NEXT:    stw 6, 0(3)
 172 ; SMALL32-NEXT:    addi 1, 1, 32
 173 ; SMALL32-NEXT:    lwz 0, 8(1)
 174 ; SMALL32-NEXT:    mtlr 0
 175 ; SMALL32-NEXT:    blr
 176 ;
 177 ; LARGE32-LABEL: storesTIUninit:
 178 ; LARGE32:       # %bb.0: # %entry
 179 ; LARGE32-NEXT:    mflr 0
 180 ; LARGE32-NEXT:    stwu 1, -32(1)
 181 ; LARGE32-NEXT:    stw 0, 40(1)
 182 ; LARGE32-NEXT:    mr 6, 3
 183 ; LARGE32-NEXT:    addis 3, L..C4@u(2)
 184 ; LARGE32-NEXT:    addis 4, L..C5@u(2)
 185 ; LARGE32-NEXT:    lwz 3, L..C4@l(3)
 186 ; LARGE32-NEXT:    lwz 4, L..C5@l(4)
 187 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 188 ; LARGE32-NEXT:    stw 6, 0(3)
 189 ; LARGE32-NEXT:    addi 1, 1, 32
 190 ; LARGE32-NEXT:    lwz 0, 8(1)
 191 ; LARGE32-NEXT:    mtlr 0
 192 ; LARGE32-NEXT:    blr
 193 ;
 194 ; SMALL64-LABEL: storesTIUninit:
 195 ; SMALL64:       # %bb.0: # %entry
 196 ; SMALL64-NEXT:    mflr 0
 197 ; SMALL64-NEXT:    stdu 1, -48(1)
 198 ; SMALL64-NEXT:    mr 6, 3
 199 ; SMALL64-NEXT:    ld 3, L..C4(2)
 200 ; SMALL64-NEXT:    ld 4, L..C5(2)
 201 ; SMALL64-NEXT:    std 0, 64(1)
 202 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 203 ; SMALL64-NEXT:    stw 6, 0(3)
 204 ; SMALL64-NEXT:    addi 1, 1, 48
 205 ; SMALL64-NEXT:    ld 0, 16(1)
 206 ; SMALL64-NEXT:    mtlr 0
 207 ; SMALL64-NEXT:    blr
 208 ;
 209 ; LARGE64-LABEL: storesTIUninit:
 210 ; LARGE64:       # %bb.0: # %entry
 211 ; LARGE64-NEXT:    mflr 0
 212 ; LARGE64-NEXT:    stdu 1, -48(1)
 213 ; LARGE64-NEXT:    mr 6, 3
 214 ; LARGE64-NEXT:    addis 3, L..C4@u(2)
 215 ; LARGE64-NEXT:    addis 4, L..C5@u(2)
 216 ; LARGE64-NEXT:    std 0, 64(1)
 217 ; LARGE64-NEXT:    ld 3, L..C4@l(3)
 218 ; LARGE64-NEXT:    ld 4, L..C5@l(4)
 219 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 220 ; LARGE64-NEXT:    stw 6, 0(3)
 221 ; LARGE64-NEXT:    addi 1, 1, 48
 222 ; LARGE64-NEXT:    ld 0, 16(1)
 223 ; LARGE64-NEXT:    mtlr 0
 224 ; LARGE64-NEXT:    blr
 225 entry:
 226   store i32 %Val, ptr @TIUninit, align 4
 227   ret void
 228 }
 229
 230 ; Function Attrs: nofree norecurse nounwind willreturn writeonly
 231 define void @storesTWUninit(i32 %Val) #0 {
 232 ; SMALL32-LABEL: storesTWUninit:
 233 ; SMALL32:       # %bb.0: # %entry
 234 ; SMALL32-NEXT:    mflr 0
 235 ; SMALL32-NEXT:    stwu 1, -32(1)
 236 ; SMALL32-NEXT:    mr 6, 3
 237 ; SMALL32-NEXT:    lwz 3, L..C6(2)
 238 ; SMALL32-NEXT:    lwz 4, L..C7(2)
 239 ; SMALL32-NEXT:    stw 0, 40(1)
 240 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 241 ; SMALL32-NEXT:    stw 6, 0(3)
 242 ; SMALL32-NEXT:    addi 1, 1, 32
 243 ; SMALL32-NEXT:    lwz 0, 8(1)
 244 ; SMALL32-NEXT:    mtlr 0
 245 ; SMALL32-NEXT:    blr
 246 ;
 247 ; LARGE32-LABEL: storesTWUninit:
 248 ; LARGE32:       # %bb.0: # %entry
 249 ; LARGE32-NEXT:    mflr 0
 250 ; LARGE32-NEXT:    stwu 1, -32(1)
 251 ; LARGE32-NEXT:    stw 0, 40(1)
 252 ; LARGE32-NEXT:    mr 6, 3
 253 ; LARGE32-NEXT:    addis 3, L..C6@u(2)
 254 ; LARGE32-NEXT:    addis 4, L..C7@u(2)
 255 ; LARGE32-NEXT:    lwz 3, L..C6@l(3)
 256 ; LARGE32-NEXT:    lwz 4, L..C7@l(4)
 257 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 258 ; LARGE32-NEXT:    stw 6, 0(3)
 259 ; LARGE32-NEXT:    addi 1, 1, 32
 260 ; LARGE32-NEXT:    lwz 0, 8(1)
 261 ; LARGE32-NEXT:    mtlr 0
 262 ; LARGE32-NEXT:    blr
 263 ;
 264 ; SMALL64-LABEL: storesTWUninit:
 265 ; SMALL64:       # %bb.0: # %entry
 266 ; SMALL64-NEXT:    mflr 0
 267 ; SMALL64-NEXT:    stdu 1, -48(1)
 268 ; SMALL64-NEXT:    mr 6, 3
 269 ; SMALL64-NEXT:    ld 3, L..C6(2)
 270 ; SMALL64-NEXT:    ld 4, L..C7(2)
 271 ; SMALL64-NEXT:    std 0, 64(1)
 272 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 273 ; SMALL64-NEXT:    stw 6, 0(3)
 274 ; SMALL64-NEXT:    addi 1, 1, 48
 275 ; SMALL64-NEXT:    ld 0, 16(1)
 276 ; SMALL64-NEXT:    mtlr 0
 277 ; SMALL64-NEXT:    blr
 278 ;
 279 ; LARGE64-LABEL: storesTWUninit:
 280 ; LARGE64:       # %bb.0: # %entry
 281 ; LARGE64-NEXT:    mflr 0
 282 ; LARGE64-NEXT:    stdu 1, -48(1)
 283 ; LARGE64-NEXT:    mr 6, 3
 284 ; LARGE64-NEXT:    addis 3, L..C6@u(2)
 285 ; LARGE64-NEXT:    addis 4, L..C7@u(2)
 286 ; LARGE64-NEXT:    std 0, 64(1)
 287 ; LARGE64-NEXT:    ld 3, L..C6@l(3)
 288 ; LARGE64-NEXT:    ld 4, L..C7@l(4)
 289 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 290 ; LARGE64-NEXT:    stw 6, 0(3)
 291 ; LARGE64-NEXT:    addi 1, 1, 48
 292 ; LARGE64-NEXT:    ld 0, 16(1)
 293 ; LARGE64-NEXT:    mtlr 0
 294 ; LARGE64-NEXT:    blr
 295 entry:
 296   store i32 %Val, ptr @TWUninit, align 4
 297   ret void
 298 }
 299
 300 ; Function Attrs: norecurse nounwind readonly willreturn
 301 define i32 @loadsTGUninit() #1 {
 302 ; SMALL32-LABEL: loadsTGUninit:
 303 ; SMALL32:       # %bb.0: # %entry
 304 ; SMALL32-NEXT:    mflr 0
 305 ; SMALL32-NEXT:    stwu 1, -32(1)
 306 ; SMALL32-NEXT:    lwz 3, L..C0(2)
 307 ; SMALL32-NEXT:    lwz 4, L..C1(2)
 308 ; SMALL32-NEXT:    stw 0, 40(1)
 309 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 310 ; SMALL32-NEXT:    lwz 4, L..C8(2)
 311 ; SMALL32-NEXT:    lwz 3, 0(3)
 312 ; SMALL32-NEXT:    lwz 4, 0(4)
 313 ; SMALL32-NEXT:    add 3, 4, 3
 314 ; SMALL32-NEXT:    addi 1, 1, 32
 315 ; SMALL32-NEXT:    lwz 0, 8(1)
 316 ; SMALL32-NEXT:    mtlr 0
 317 ; SMALL32-NEXT:    blr
 318 ;
 319 ; LARGE32-LABEL: loadsTGUninit:
 320 ; LARGE32:       # %bb.0: # %entry
 321 ; LARGE32-NEXT:    mflr 0
 322 ; LARGE32-NEXT:    stwu 1, -32(1)
 323 ; LARGE32-NEXT:    stw 0, 40(1)
 324 ; LARGE32-NEXT:    addis 3, L..C0@u(2)
 325 ; LARGE32-NEXT:    addis 4, L..C1@u(2)
 326 ; LARGE32-NEXT:    lwz 3, L..C0@l(3)
 327 ; LARGE32-NEXT:    lwz 4, L..C1@l(4)
 328 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 329 ; LARGE32-NEXT:    lwz 3, 0(3)
 330 ; LARGE32-NEXT:    addis 4, L..C8@u(2)
 331 ; LARGE32-NEXT:    lwz 4, L..C8@l(4)
 332 ; LARGE32-NEXT:    lwz 4, 0(4)
 333 ; LARGE32-NEXT:    add 3, 4, 3
 334 ; LARGE32-NEXT:    addi 1, 1, 32
 335 ; LARGE32-NEXT:    lwz 0, 8(1)
 336 ; LARGE32-NEXT:    mtlr 0
 337 ; LARGE32-NEXT:    blr
 338 ;
 339 ; SMALL64-LABEL: loadsTGUninit:
 340 ; SMALL64:       # %bb.0: # %entry
 341 ; SMALL64-NEXT:    mflr 0
 342 ; SMALL64-NEXT:    stdu 1, -48(1)
 343 ; SMALL64-NEXT:    ld 3, L..C0(2)
 344 ; SMALL64-NEXT:    ld 4, L..C1(2)
 345 ; SMALL64-NEXT:    std 0, 64(1)
 346 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 347 ; SMALL64-NEXT:    ld 4, L..C8(2)
 348 ; SMALL64-NEXT:    lwz 3, 0(3)
 349 ; SMALL64-NEXT:    lwz 4, 0(4)
 350 ; SMALL64-NEXT:    add 3, 4, 3
 351 ; SMALL64-NEXT:    addi 1, 1, 48
 352 ; SMALL64-NEXT:    ld 0, 16(1)
 353 ; SMALL64-NEXT:    mtlr 0
 354 ; SMALL64-NEXT:    blr
 355 ;
 356 ; LARGE64-LABEL: loadsTGUninit:
 357 ; LARGE64:       # %bb.0: # %entry
 358 ; LARGE64-NEXT:    mflr 0
 359 ; LARGE64-NEXT:    stdu 1, -48(1)
 360 ; LARGE64-NEXT:    addis 3, L..C0@u(2)
 361 ; LARGE64-NEXT:    addis 4, L..C1@u(2)
 362 ; LARGE64-NEXT:    std 0, 64(1)
 363 ; LARGE64-NEXT:    ld 3, L..C0@l(3)
 364 ; LARGE64-NEXT:    ld 4, L..C1@l(4)
 365 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 366 ; LARGE64-NEXT:    addis 4, L..C8@u(2)
 367 ; LARGE64-NEXT:    lwz 3, 0(3)
 368 ; LARGE64-NEXT:    ld 4, L..C8@l(4)
 369 ; LARGE64-NEXT:    lwz 4, 0(4)
 370 ; LARGE64-NEXT:    add 3, 4, 3
 371 ; LARGE64-NEXT:    addi 1, 1, 48
 372 ; LARGE64-NEXT:    ld 0, 16(1)
 373 ; LARGE64-NEXT:    mtlr 0
 374 ; LARGE64-NEXT:    blr
 375 entry:
 376   %0 = load i32, ptr @TGUninit, align 4
 377   %1 = load i32, ptr @GInit, align 4
 378   %add = add nsw i32 %1, %0
 379   ret i32 %add
 380 }
 381
 382 ; Function Attrs: norecurse nounwind readonly willreturn
 383 define i32 @loadsTGInit() #1 {
 384 ; SMALL32-LABEL: loadsTGInit:
 385 ; SMALL32:       # %bb.0: # %entry
 386 ; SMALL32-NEXT:    mflr 0
 387 ; SMALL32-NEXT:    stwu 1, -32(1)
 388 ; SMALL32-NEXT:    lwz 3, L..C2(2)
 389 ; SMALL32-NEXT:    lwz 4, L..C3(2)
 390 ; SMALL32-NEXT:    stw 0, 40(1)
 391 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 392 ; SMALL32-NEXT:    lwz 4, L..C8(2)
 393 ; SMALL32-NEXT:    lwz 3, 0(3)
 394 ; SMALL32-NEXT:    lwz 4, 0(4)
 395 ; SMALL32-NEXT:    add 3, 4, 3
 396 ; SMALL32-NEXT:    addi 1, 1, 32
 397 ; SMALL32-NEXT:    lwz 0, 8(1)
 398 ; SMALL32-NEXT:    mtlr 0
 399 ; SMALL32-NEXT:    blr
 400 ;
 401 ; LARGE32-LABEL: loadsTGInit:
 402 ; LARGE32:       # %bb.0: # %entry
 403 ; LARGE32-NEXT:    mflr 0
 404 ; LARGE32-NEXT:    stwu 1, -32(1)
 405 ; LARGE32-NEXT:    stw 0, 40(1)
 406 ; LARGE32-NEXT:    addis 3, L..C2@u(2)
 407 ; LARGE32-NEXT:    addis 4, L..C3@u(2)
 408 ; LARGE32-NEXT:    lwz 3, L..C2@l(3)
 409 ; LARGE32-NEXT:    lwz 4, L..C3@l(4)
 410 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 411 ; LARGE32-NEXT:    lwz 3, 0(3)
 412 ; LARGE32-NEXT:    addis 4, L..C8@u(2)
 413 ; LARGE32-NEXT:    lwz 4, L..C8@l(4)
 414 ; LARGE32-NEXT:    lwz 4, 0(4)
 415 ; LARGE32-NEXT:    add 3, 4, 3
 416 ; LARGE32-NEXT:    addi 1, 1, 32
 417 ; LARGE32-NEXT:    lwz 0, 8(1)
 418 ; LARGE32-NEXT:    mtlr 0
 419 ; LARGE32-NEXT:    blr
 420 ;
 421 ; SMALL64-LABEL: loadsTGInit:
 422 ; SMALL64:       # %bb.0: # %entry
 423 ; SMALL64-NEXT:    mflr 0
 424 ; SMALL64-NEXT:    stdu 1, -48(1)
 425 ; SMALL64-NEXT:    ld 3, L..C2(2)
 426 ; SMALL64-NEXT:    ld 4, L..C3(2)
 427 ; SMALL64-NEXT:    std 0, 64(1)
 428 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 429 ; SMALL64-NEXT:    ld 4, L..C8(2)
 430 ; SMALL64-NEXT:    lwz 3, 0(3)
 431 ; SMALL64-NEXT:    lwz 4, 0(4)
 432 ; SMALL64-NEXT:    add 3, 4, 3
 433 ; SMALL64-NEXT:    addi 1, 1, 48
 434 ; SMALL64-NEXT:    ld 0, 16(1)
 435 ; SMALL64-NEXT:    mtlr 0
 436 ; SMALL64-NEXT:    blr
 437 ;
 438 ; LARGE64-LABEL: loadsTGInit:
 439 ; LARGE64:       # %bb.0: # %entry
 440 ; LARGE64-NEXT:    mflr 0
 441 ; LARGE64-NEXT:    stdu 1, -48(1)
 442 ; LARGE64-NEXT:    addis 3, L..C2@u(2)
 443 ; LARGE64-NEXT:    addis 4, L..C3@u(2)
 444 ; LARGE64-NEXT:    std 0, 64(1)
 445 ; LARGE64-NEXT:    ld 3, L..C2@l(3)
 446 ; LARGE64-NEXT:    ld 4, L..C3@l(4)
 447 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 448 ; LARGE64-NEXT:    addis 4, L..C8@u(2)
 449 ; LARGE64-NEXT:    lwz 3, 0(3)
 450 ; LARGE64-NEXT:    ld 4, L..C8@l(4)
 451 ; LARGE64-NEXT:    lwz 4, 0(4)
 452 ; LARGE64-NEXT:    add 3, 4, 3
 453 ; LARGE64-NEXT:    addi 1, 1, 48
 454 ; LARGE64-NEXT:    ld 0, 16(1)
 455 ; LARGE64-NEXT:    mtlr 0
 456 ; LARGE64-NEXT:    blr
 457 entry:
 458   %0 = load i32, ptr @TGInit, align 4
 459   %1 = load i32, ptr @GInit, align 4
 460   %add = add nsw i32 %1, %0
 461   ret i32 %add
 462 }
 463
 464 ; Function Attrs: norecurse nounwind readonly willreturn
 465 define i32 @loadsTIUninit() #1 {
 466 ; SMALL32-LABEL: loadsTIUninit:
 467 ; SMALL32:       # %bb.0: # %entry
 468 ; SMALL32-NEXT:    mflr 0
 469 ; SMALL32-NEXT:    stwu 1, -32(1)
 470 ; SMALL32-NEXT:    lwz 3, L..C4(2)
 471 ; SMALL32-NEXT:    lwz 4, L..C5(2)
 472 ; SMALL32-NEXT:    stw 0, 40(1)
 473 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 474 ; SMALL32-NEXT:    lwz 4, L..C8(2)
 475 ; SMALL32-NEXT:    lwz 3, 0(3)
 476 ; SMALL32-NEXT:    lwz 4, 0(4)
 477 ; SMALL32-NEXT:    add 3, 4, 3
 478 ; SMALL32-NEXT:    addi 1, 1, 32
 479 ; SMALL32-NEXT:    lwz 0, 8(1)
 480 ; SMALL32-NEXT:    mtlr 0
 481 ; SMALL32-NEXT:    blr
 482 ;
 483 ; LARGE32-LABEL: loadsTIUninit:
 484 ; LARGE32:       # %bb.0: # %entry
 485 ; LARGE32-NEXT:    mflr 0
 486 ; LARGE32-NEXT:    stwu 1, -32(1)
 487 ; LARGE32-NEXT:    stw 0, 40(1)
 488 ; LARGE32-NEXT:    addis 3, L..C4@u(2)
 489 ; LARGE32-NEXT:    addis 4, L..C5@u(2)
 490 ; LARGE32-NEXT:    lwz 3, L..C4@l(3)
 491 ; LARGE32-NEXT:    lwz 4, L..C5@l(4)
 492 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 493 ; LARGE32-NEXT:    lwz 3, 0(3)
 494 ; LARGE32-NEXT:    addis 4, L..C8@u(2)
 495 ; LARGE32-NEXT:    lwz 4, L..C8@l(4)
 496 ; LARGE32-NEXT:    lwz 4, 0(4)
 497 ; LARGE32-NEXT:    add 3, 4, 3
 498 ; LARGE32-NEXT:    addi 1, 1, 32
 499 ; LARGE32-NEXT:    lwz 0, 8(1)
 500 ; LARGE32-NEXT:    mtlr 0
 501 ; LARGE32-NEXT:    blr
 502 ;
 503 ; SMALL64-LABEL: loadsTIUninit:
 504 ; SMALL64:       # %bb.0: # %entry
 505 ; SMALL64-NEXT:    mflr 0
 506 ; SMALL64-NEXT:    stdu 1, -48(1)
 507 ; SMALL64-NEXT:    ld 3, L..C4(2)
 508 ; SMALL64-NEXT:    ld 4, L..C5(2)
 509 ; SMALL64-NEXT:    std 0, 64(1)
 510 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 511 ; SMALL64-NEXT:    ld 4, L..C8(2)
 512 ; SMALL64-NEXT:    lwz 3, 0(3)
 513 ; SMALL64-NEXT:    lwz 4, 0(4)
 514 ; SMALL64-NEXT:    add 3, 4, 3
 515 ; SMALL64-NEXT:    addi 1, 1, 48
 516 ; SMALL64-NEXT:    ld 0, 16(1)
 517 ; SMALL64-NEXT:    mtlr 0
 518 ; SMALL64-NEXT:    blr
 519 ;
 520 ; LARGE64-LABEL: loadsTIUninit:
 521 ; LARGE64:       # %bb.0: # %entry
 522 ; LARGE64-NEXT:    mflr 0
 523 ; LARGE64-NEXT:    stdu 1, -48(1)
 524 ; LARGE64-NEXT:    addis 3, L..C4@u(2)
 525 ; LARGE64-NEXT:    addis 4, L..C5@u(2)
 526 ; LARGE64-NEXT:    std 0, 64(1)
 527 ; LARGE64-NEXT:    ld 3, L..C4@l(3)
 528 ; LARGE64-NEXT:    ld 4, L..C5@l(4)
 529 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 530 ; LARGE64-NEXT:    addis 4, L..C8@u(2)
 531 ; LARGE64-NEXT:    lwz 3, 0(3)
 532 ; LARGE64-NEXT:    ld 4, L..C8@l(4)
 533 ; LARGE64-NEXT:    lwz 4, 0(4)
 534 ; LARGE64-NEXT:    add 3, 4, 3
 535 ; LARGE64-NEXT:    addi 1, 1, 48
 536 ; LARGE64-NEXT:    ld 0, 16(1)
 537 ; LARGE64-NEXT:    mtlr 0
 538 ; LARGE64-NEXT:    blr
 539 entry:
 540   %0 = load i32, ptr @TIUninit, align 4
 541   %1 = load i32, ptr @GInit, align 4
 542   %add = add nsw i32 %1, %0
 543   ret i32 %add
 544 }
 545
 546 ; Function Attrs: norecurse nounwind readonly willreturn
 547 define i32 @loadsTWUninit() #1 {
 548 ; SMALL32-LABEL: loadsTWUninit:
 549 ; SMALL32:       # %bb.0: # %entry
 550 ; SMALL32-NEXT:    mflr 0
 551 ; SMALL32-NEXT:    stwu 1, -32(1)
 552 ; SMALL32-NEXT:    lwz 3, L..C6(2)
 553 ; SMALL32-NEXT:    lwz 4, L..C7(2)
 554 ; SMALL32-NEXT:    stw 0, 40(1)
 555 ; SMALL32-NEXT:    bla .__tls_get_addr[PR]
 556 ; SMALL32-NEXT:    lwz 4, L..C8(2)
 557 ; SMALL32-NEXT:    lwz 3, 0(3)
 558 ; SMALL32-NEXT:    lwz 4, 0(4)
 559 ; SMALL32-NEXT:    add 3, 4, 3
 560 ; SMALL32-NEXT:    addi 1, 1, 32
 561 ; SMALL32-NEXT:    lwz 0, 8(1)
 562 ; SMALL32-NEXT:    mtlr 0
 563 ; SMALL32-NEXT:    blr
 564 ;
 565 ; LARGE32-LABEL: loadsTWUninit:
 566 ; LARGE32:       # %bb.0: # %entry
 567 ; LARGE32-NEXT:    mflr 0
 568 ; LARGE32-NEXT:    stwu 1, -32(1)
 569 ; LARGE32-NEXT:    stw 0, 40(1)
 570 ; LARGE32-NEXT:    addis 3, L..C6@u(2)
 571 ; LARGE32-NEXT:    addis 4, L..C7@u(2)
 572 ; LARGE32-NEXT:    lwz 3, L..C6@l(3)
 573 ; LARGE32-NEXT:    lwz 4, L..C7@l(4)
 574 ; LARGE32-NEXT:    bla .__tls_get_addr[PR]
 575 ; LARGE32-NEXT:    lwz 3, 0(3)
 576 ; LARGE32-NEXT:    addis 4, L..C8@u(2)
 577 ; LARGE32-NEXT:    lwz 4, L..C8@l(4)
 578 ; LARGE32-NEXT:    lwz 4, 0(4)
 579 ; LARGE32-NEXT:    add 3, 4, 3
 580 ; LARGE32-NEXT:    addi 1, 1, 32
 581 ; LARGE32-NEXT:    lwz 0, 8(1)
 582 ; LARGE32-NEXT:    mtlr 0
 583 ; LARGE32-NEXT:    blr
 584 ;
 585 ; SMALL64-LABEL: loadsTWUninit:
 586 ; SMALL64:       # %bb.0: # %entry
 587 ; SMALL64-NEXT:    mflr 0
 588 ; SMALL64-NEXT:    stdu 1, -48(1)
 589 ; SMALL64-NEXT:    ld 3, L..C6(2)
 590 ; SMALL64-NEXT:    ld 4, L..C7(2)
 591 ; SMALL64-NEXT:    std 0, 64(1)
 592 ; SMALL64-NEXT:    bla .__tls_get_addr[PR]
 593 ; SMALL64-NEXT:    ld 4, L..C8(2)
 594 ; SMALL64-NEXT:    lwz 3, 0(3)
 595 ; SMALL64-NEXT:    lwz 4, 0(4)
 596 ; SMALL64-NEXT:    add 3, 4, 3
 597 ; SMALL64-NEXT:    addi 1, 1, 48
 598 ; SMALL64-NEXT:    ld 0, 16(1)
 599 ; SMALL64-NEXT:    mtlr 0
 600 ; SMALL64-NEXT:    blr
 601 ;
 602 ; LARGE64-LABEL: loadsTWUninit:
 603 ; LARGE64:       # %bb.0: # %entry
 604 ; LARGE64-NEXT:    mflr 0
 605 ; LARGE64-NEXT:    stdu 1, -48(1)
 606 ; LARGE64-NEXT:    addis 3, L..C6@u(2)
 607 ; LARGE64-NEXT:    addis 4, L..C7@u(2)
 608 ; LARGE64-NEXT:    std 0, 64(1)
 609 ; LARGE64-NEXT:    ld 3, L..C6@l(3)
 610 ; LARGE64-NEXT:    ld 4, L..C7@l(4)
 611 ; LARGE64-NEXT:    bla .__tls_get_addr[PR]
 612 ; LARGE64-NEXT:    addis 4, L..C8@u(2)
 613 ; LARGE64-NEXT:    lwz 3, 0(3)
 614 ; LARGE64-NEXT:    ld 4, L..C8@l(4)
 615 ; LARGE64-NEXT:    lwz 4, 0(4)
 616 ; LARGE64-NEXT:    add 3, 4, 3
 617 ; LARGE64-NEXT:    addi 1, 1, 48
 618 ; LARGE64-NEXT:    ld 0, 16(1)
 619 ; LARGE64-NEXT:    mtlr 0
 620 ; LARGE64-NEXT:    blr
 621 entry:
 622   %0 = load i32, ptr @TWUninit, align 4
 623   %1 = load i32, ptr @GInit, align 4
 624   %add = add nsw i32 %1, %0
 625   ret i32 %add
 626 }
 627
 628 ; External symbol reference checks for .__tls_get_addr
 629
 630 ; SMALL32: .extern .__tls_get_addr[PR]
 631 ; SMALL64: .extern .__tls_get_addr[PR]
 632 ; LARGE32: .extern .__tls_get_addr[PR]
 633 ; LARGE64: .extern .__tls_get_addr[PR]
 634
 635 ; TOC entry checks
 636
 637 ; SMALL32-LABEL: .toc
 638 ; SMALL32-LABEL: L..C0:
 639 ; SMALL32-NEXT:  .tc .TGUninit[TC],TGUninit[TL]@m
 640 ; SMALL32-LABEL: L..C1:
 641 ; SMALL32-NEXT:  .tc TGUninit[TC],TGUninit[TL]@gd
 642 ; SMALL32-LABEL: L..C2:
 643 ; SMALL32-NEXT:  .tc .TGInit[TC],TGInit[TL]@m
 644 ; SMALL32-LABEL: L..C3:
 645 ; SMALL32-NEXT:  .tc TGInit[TC],TGInit[TL]@gd
 646 ; SMALL32-LABEL: L..C4:
 647 ; SMALL32-NEXT:  .tc .TIUninit[TC],TIUninit[UL]@m
 648 ; SMALL32-LABEL: L..C5:
 649 ; SMALL32-NEXT:  .tc TIUninit[TC],TIUninit[UL]@gd
 650 ; SMALL32-LABEL: L..C6:
 651 ; SMALL32-NEXT:  .tc .TWUninit[TC],TWUninit[TL]@m
 652 ; SMALL32-LABEL: L..C7:
 653 ; SMALL32-NEXT:  .tc TWUninit[TC],TWUninit[TL]@gd
 654 ; SMALL32-LABEL: L..C8:
 655 ; SMALL32-NEXT:  .tc GInit[TC],GInit[RW]
 656
 657 ; LARGE32-LABEL: .toc
 658 ; LARGE32-LABEL: L..C0:
 659 ; LARGE32-NEXT:  .tc .TGUninit[TE],TGUninit[TL]@m
 660 ; LARGE32-LABEL: L..C1:
 661 ; LARGE32-NEXT:  .tc TGUninit[TE],TGUninit[TL]@gd
 662 ; LARGE32-LABEL: L..C2:
 663 ; LARGE32-NEXT:  .tc .TGInit[TE],TGInit[TL]@m
 664 ; LARGE32-LABEL: L..C3:
 665 ; LARGE32-NEXT:  .tc TGInit[TE],TGInit[TL]@gd
 666 ; LARGE32-LABEL: L..C4:
 667 ; LARGE32-NEXT:  .tc .TIUninit[TE],TIUninit[UL]@m
 668 ; LARGE32-LABEL: L..C5:
 669 ; LARGE32-NEXT:  .tc TIUninit[TE],TIUninit[UL]@gd
 670 ; LARGE32-LABEL: L..C6:
 671 ; LARGE32-NEXT:  .tc .TWUninit[TE],TWUninit[TL]@m
 672 ; LARGE32-LABEL: L..C7:
 673 ; LARGE32-NEXT:  .tc TWUninit[TE],TWUninit[TL]@gd
 674 ; LARGE32-LABEL: L..C8:
 675 ; LARGE32-NEXT:  .tc GInit[TE],GInit[RW]
 676
 677 ; SMALL64-LABEL:  .toc
 678 ; SMALL64-LABEL:  L..C0:
 679 ; SMALL64-NEXT:   .tc .TGUninit[TC],TGUninit[TL]@m
 680 ; SMALL64-LABEL:  L..C1:
 681 ; SMALL64-NEXT:   .tc TGUninit[TC],TGUninit[TL]@gd
 682 ; SMALL64-LABEL:  L..C2:
 683 ; SMALL64-NEXT:   .tc .TGInit[TC],TGInit[TL]@m
 684 ; SMALL64-LABEL:  L..C3:
 685 ; SMALL64-NEXT:   .tc TGInit[TC],TGInit[TL]@gd
 686 ; SMALL64-LABEL:  L..C4:
 687 ; SMALL64-NEXT:   .tc .TIUninit[TC],TIUninit[UL]@m
 688 ; SMALL64-LABEL:  L..C5:
 689 ; SMALL64-NEXT:   .tc TIUninit[TC],TIUninit[UL]@gd
 690 ; SMALL64-LABEL:  L..C6:
 691 ; SMALL64-NEXT:   .tc .TWUninit[TC],TWUninit[TL]@m
 692 ; SMALL64-LABEL:  L..C7:
 693 ; SMALL64-NEXT:   .tc TWUninit[TC],TWUninit[TL]@gd
 694 ; SMALL64-LABEL:  L..C8:
 695 ; SMALL64-NEXT:   .tc GInit[TC],GInit[RW]
 696
 697 ; LARGE64-LABEL:  .toc
 698 ; LARGE64-LABEL:  L..C0:
 699 ; LARGE64-NEXT:  .tc .TGUninit[TE],TGUninit[TL]@m
 700 ; LARGE64-LABEL:  L..C1:
 701 ; LARGE64-NEXT:  .tc TGUninit[TE],TGUninit[TL]@gd
 702 ; LARGE64-LABEL:  L..C2:
 703 ; LARGE64-NEXT:  .tc .TGInit[TE],TGInit[TL]@m
 704 ; LARGE64-LABEL:  L..C3:
 705 ; LARGE64-NEXT:  .tc TGInit[TE],TGInit[TL]@gd
 706 ; LARGE64-LABEL:  L..C4:
 707 ; LARGE64-NEXT:  .tc .TIUninit[TE],TIUninit[UL]@m
 708 ; LARGE64-LABEL:  L..C5:
 709 ; LARGE64-NEXT:  .tc TIUninit[TE],TIUninit[UL]@gd
 710 ; LARGE64-LABEL:  L..C6:
 711 ; LARGE64-NEXT:  .tc .TWUninit[TE],TWUninit[TL]@m
 712 ; LARGE64-LABEL:  L..C7:
 713 ; LARGE64-NEXT:  .tc TWUninit[TE],TWUninit[TL]@gd
 714 ; LARGE64-LABEL:  L..C8:
 715 ; LARGE64-NEXT:  .tc GInit[TE],GInit[RW]
 716
 717 attributes #0 = { nofree norecurse nounwind willreturn writeonly "frame-pointer"="none" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="pwr4" "target-features"="-altivec,-bpermd,-crypto,-direct-move,-extdiv,-float128,-htm,-mma,-paired-vector-memops,-power10-vector,-power8-vector,-power9-vector,-spe,-vsx" }
 718 attributes #1 = { norecurse nounwind readonly willreturn "frame-pointer"="none" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="pwr4" "target-features"="-altivec,-bpermd,-crypto,-direct-move,-extdiv,-float128,-htm,-mma,-paired-vector-memops,-power10-vector,-power8-vector,-power9-vector,-spe,-vsx" }