[AMDGPU] Test codegen'ing True16 additions.
[llvm-project.git] / polly / lib / External / isl / test_inputs / schedule / nana.sc
blobb2ffa29ad754c8bb9063cc61fd2d94f21563344b
1 # Check the decomposition of the topological sort.
2 # This decomposition is only performed by the incremental scheduler.
3 # OPTIONS: --no-schedule-whole-component
5 # This test case was contributed by Nana CK <1429802329@qq.com>.
6 domain: { sync[0:64, 0:32]; stB[0:64, 0:64]; stC[0:64, 0:64] }
7 validity: { stC[j = 0:64, 0:64] -> sync[j, 0]; stB[j = 0:64, 0:64] -> sync[j, 0] }
8 proximity: { stC[j = 0:64, 0:64] -> sync[j, 0]; stB[j = 0:64, 0:64] -> sync[j, 0] }
9 coincidence: { stC[j = 0:64, 0:64] -> sync[j, 0]; stB[j = 0:64, 0:64] -> sync[j, 0] }