llvm/test/CodeGen/AArch64/insert-extend.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64--linux-gnu | FileCheck %s
   3
   4 define <8 x i8> @load4_v4i8_add(float %tmp, ptr %a, ptr %b) {
   5 ; CHECK-LABEL: load4_v4i8_add:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    ldp s0, s1, [x0]
   8 ; CHECK-NEXT:    ld1 { v0.s }[1], [x1], #4
   9 ; CHECK-NEXT:    ld1 { v1.s }[1], [x1]
  10 ; CHECK-NEXT:    add v0.8b, v0.8b, v1.8b
  11 ; CHECK-NEXT:    ret
  12   %la = load <4 x i8>, ptr %a
  13   %lb = load <4 x i8>, ptr %b
  14   %c = getelementptr <4 x i8>, ptr %a, i64 1
  15   %d = getelementptr <4 x i8>, ptr %b, i64 1
  16   %lc = load <4 x i8>, ptr %c
  17   %ld = load <4 x i8>, ptr %d
  18   %s1 = shufflevector <4 x i8> %la, <4 x i8> %lb, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  19   %s2 = shufflevector <4 x i8> %lc, <4 x i8> %ld, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  20   %add = add <8 x i8> %s1, %s2
  21   ret <8 x i8> %add
  22 }
  23
  24 define <8 x i16> @load4_v4i8_zext_add(float %tmp, ptr %a, ptr %b) {
  25 ; CHECK-LABEL: load4_v4i8_zext_add:
  26 ; CHECK:       // %bb.0:
  27 ; CHECK-NEXT:    ldp s0, s1, [x0]
  28 ; CHECK-NEXT:    ld1 { v0.s }[1], [x1], #4
  29 ; CHECK-NEXT:    ld1 { v1.s }[1], [x1]
  30 ; CHECK-NEXT:    uaddl v0.8h, v0.8b, v1.8b
  31 ; CHECK-NEXT:    ret
  32   %la = load <4 x i8>, ptr %a
  33   %lb = load <4 x i8>, ptr %b
  34   %c = getelementptr <4 x i8>, ptr %a, i64 1
  35   %d = getelementptr <4 x i8>, ptr %b, i64 1
  36   %lc = load <4 x i8>, ptr %c
  37   %ld = load <4 x i8>, ptr %d
  38   %s1 = shufflevector <4 x i8> %la, <4 x i8> %lb, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  39   %s2 = shufflevector <4 x i8> %lc, <4 x i8> %ld, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  40   %z1 = zext <8 x i8> %s1 to <8 x i16>
  41   %z2 = zext <8 x i8> %s2 to <8 x i16>
  42   %add = add <8 x i16> %z1, %z2
  43   ret <8 x i16> %add
  44 }
  45
  46 define i32 @large(ptr nocapture noundef readonly %p1, i32 noundef %st1, ptr nocapture noundef readonly %p2, i32 noundef %st2) {
  47 ; CHECK-LABEL: large:
  48 ; CHECK:       // %bb.0: // %entry
  49 ; CHECK-NEXT:    // kill: def $w3 killed $w3 def $x3
  50 ; CHECK-NEXT:    // kill: def $w1 killed $w1 def $x1
  51 ; CHECK-NEXT:    sxtw x8, w1
  52 ; CHECK-NEXT:    sxtw x9, w3
  53 ; CHECK-NEXT:    ldr d0, [x0]
  54 ; CHECK-NEXT:    ldr d1, [x2]
  55 ; CHECK-NEXT:    add x10, x0, x8
  56 ; CHECK-NEXT:    add x11, x2, x9
  57 ; CHECK-NEXT:    ldr d2, [x10]
  58 ; CHECK-NEXT:    ldr d3, [x11]
  59 ; CHECK-NEXT:    usubl v0.8h, v0.8b, v1.8b
  60 ; CHECK-NEXT:    add x10, x10, x8
  61 ; CHECK-NEXT:    add x11, x11, x9
  62 ; CHECK-NEXT:    usubl v1.8h, v2.8b, v3.8b
  63 ; CHECK-NEXT:    ldr d2, [x10]
  64 ; CHECK-NEXT:    ldr d3, [x11]
  65 ; CHECK-NEXT:    ldr d4, [x10, x8]
  66 ; CHECK-NEXT:    ldr d5, [x11, x9]
  67 ; CHECK-NEXT:    usubl v2.8h, v2.8b, v3.8b
  68 ; CHECK-NEXT:    usubl v3.8h, v4.8b, v5.8b
  69 ; CHECK-NEXT:    shll2 v4.4s, v0.8h, #16
  70 ; CHECK-NEXT:    shll2 v5.4s, v1.8h, #16
  71 ; CHECK-NEXT:    saddw v0.4s, v4.4s, v0.4h
  72 ; CHECK-NEXT:    shll2 v6.4s, v2.8h, #16
  73 ; CHECK-NEXT:    saddw v1.4s, v5.4s, v1.4h
  74 ; CHECK-NEXT:    shll2 v4.4s, v3.8h, #16
  75 ; CHECK-NEXT:    saddw v2.4s, v6.4s, v2.4h
  76 ; CHECK-NEXT:    saddw v3.4s, v4.4s, v3.4h
  77 ; CHECK-NEXT:    rev64 v4.4s, v0.4s
  78 ; CHECK-NEXT:    rev64 v5.4s, v1.4s
  79 ; CHECK-NEXT:    rev64 v6.4s, v2.4s
  80 ; CHECK-NEXT:    rev64 v7.4s, v3.4s
  81 ; CHECK-NEXT:    sub v4.4s, v0.4s, v4.4s
  82 ; CHECK-NEXT:    addp v0.4s, v1.4s, v0.4s
  83 ; CHECK-NEXT:    sub v5.4s, v1.4s, v5.4s
  84 ; CHECK-NEXT:    sub v6.4s, v2.4s, v6.4s
  85 ; CHECK-NEXT:    addp v2.4s, v3.4s, v2.4s
  86 ; CHECK-NEXT:    sub v7.4s, v3.4s, v7.4s
  87 ; CHECK-NEXT:    zip1 v16.4s, v5.4s, v4.4s
  88 ; CHECK-NEXT:    ext v1.16b, v2.16b, v2.16b, #8
  89 ; CHECK-NEXT:    zip2 v3.4s, v6.4s, v7.4s
  90 ; CHECK-NEXT:    mov v6.s[1], v7.s[0]
  91 ; CHECK-NEXT:    ext v7.16b, v5.16b, v16.16b, #8
  92 ; CHECK-NEXT:    mov v5.s[3], v4.s[2]
  93 ; CHECK-NEXT:    uzp1 v4.4s, v1.4s, v0.4s
  94 ; CHECK-NEXT:    uzp2 v1.4s, v1.4s, v0.4s
  95 ; CHECK-NEXT:    mov v6.d[1], v7.d[1]
  96 ; CHECK-NEXT:    mov v3.d[1], v5.d[1]
  97 ; CHECK-NEXT:    uzp2 v5.4s, v2.4s, v0.4s
  98 ; CHECK-NEXT:    uzp1 v0.4s, v2.4s, v0.4s
  99 ; CHECK-NEXT:    sub v1.4s, v4.4s, v1.4s
 100 ; CHECK-NEXT:    add v2.4s, v3.4s, v6.4s
 101 ; CHECK-NEXT:    sub v3.4s, v6.4s, v3.4s
 102 ; CHECK-NEXT:    add v0.4s, v5.4s, v0.4s
 103 ; CHECK-NEXT:    rev64 v6.4s, v1.4s
 104 ; CHECK-NEXT:    rev64 v4.4s, v2.4s
 105 ; CHECK-NEXT:    rev64 v5.4s, v3.4s
 106 ; CHECK-NEXT:    addp v16.4s, v1.4s, v3.4s
 107 ; CHECK-NEXT:    rev64 v7.4s, v0.4s
 108 ; CHECK-NEXT:    addp v17.4s, v0.4s, v2.4s
 109 ; CHECK-NEXT:    sub v1.4s, v1.4s, v6.4s
 110 ; CHECK-NEXT:    sub v3.4s, v3.4s, v5.4s
 111 ; CHECK-NEXT:    sub v2.4s, v2.4s, v4.4s
 112 ; CHECK-NEXT:    sub v0.4s, v0.4s, v7.4s
 113 ; CHECK-NEXT:    zip1 v18.4s, v17.4s, v17.4s
 114 ; CHECK-NEXT:    ext v6.16b, v1.16b, v16.16b, #8
 115 ; CHECK-NEXT:    ext v4.16b, v17.16b, v2.16b, #4
 116 ; CHECK-NEXT:    ext v5.16b, v16.16b, v3.16b, #4
 117 ; CHECK-NEXT:    mov v20.16b, v3.16b
 118 ; CHECK-NEXT:    ext v7.16b, v0.16b, v17.16b, #4
 119 ; CHECK-NEXT:    mov v21.16b, v2.16b
 120 ; CHECK-NEXT:    trn2 v0.4s, v18.4s, v0.4s
 121 ; CHECK-NEXT:    ext v19.16b, v6.16b, v1.16b, #4
 122 ; CHECK-NEXT:    mov v1.s[2], v16.s[1]
 123 ; CHECK-NEXT:    mov v20.s[2], v16.s[3]
 124 ; CHECK-NEXT:    zip2 v4.4s, v4.4s, v17.4s
 125 ; CHECK-NEXT:    zip2 v5.4s, v5.4s, v16.4s
 126 ; CHECK-NEXT:    mov v21.s[2], v17.s[3]
 127 ; CHECK-NEXT:    ext v7.16b, v7.16b, v7.16b, #4
 128 ; CHECK-NEXT:    mov v18.16b, v1.16b
 129 ; CHECK-NEXT:    ext v2.16b, v2.16b, v4.16b, #12
 130 ; CHECK-NEXT:    ext v3.16b, v3.16b, v5.16b, #12
 131 ; CHECK-NEXT:    uzp2 v4.4s, v6.4s, v19.4s
 132 ; CHECK-NEXT:    mov v5.16b, v7.16b
 133 ; CHECK-NEXT:    mov v6.16b, v20.16b
 134 ; CHECK-NEXT:    mov v19.16b, v21.16b
 135 ; CHECK-NEXT:    mov v18.s[1], v16.s[0]
 136 ; CHECK-NEXT:    sub v7.4s, v0.4s, v7.4s
 137 ; CHECK-NEXT:    mov v6.s[1], v16.s[2]
 138 ; CHECK-NEXT:    mov v5.s[0], v17.s[1]
 139 ; CHECK-NEXT:    mov v19.s[1], v17.s[2]
 140 ; CHECK-NEXT:    sub v1.4s, v1.4s, v4.4s
 141 ; CHECK-NEXT:    sub v16.4s, v20.4s, v3.4s
 142 ; CHECK-NEXT:    sub v17.4s, v21.4s, v2.4s
 143 ; CHECK-NEXT:    add v4.4s, v18.4s, v4.4s
 144 ; CHECK-NEXT:    add v3.4s, v6.4s, v3.4s
 145 ; CHECK-NEXT:    add v0.4s, v0.4s, v5.4s
 146 ; CHECK-NEXT:    add v2.4s, v19.4s, v2.4s
 147 ; CHECK-NEXT:    mov v4.d[1], v1.d[1]
 148 ; CHECK-NEXT:    mov v3.d[1], v16.d[1]
 149 ; CHECK-NEXT:    mov v0.d[1], v7.d[1]
 150 ; CHECK-NEXT:    mov v2.d[1], v17.d[1]
 151 ; CHECK-NEXT:    cmlt v6.8h, v4.8h, #0
 152 ; CHECK-NEXT:    cmlt v1.8h, v3.8h, #0
 153 ; CHECK-NEXT:    cmlt v5.8h, v0.8h, #0
 154 ; CHECK-NEXT:    cmlt v7.8h, v2.8h, #0
 155 ; CHECK-NEXT:    add v4.4s, v6.4s, v4.4s
 156 ; CHECK-NEXT:    add v3.4s, v1.4s, v3.4s
 157 ; CHECK-NEXT:    add v0.4s, v5.4s, v0.4s
 158 ; CHECK-NEXT:    add v2.4s, v7.4s, v2.4s
 159 ; CHECK-NEXT:    eor v1.16b, v3.16b, v1.16b
 160 ; CHECK-NEXT:    eor v2.16b, v2.16b, v7.16b
 161 ; CHECK-NEXT:    eor v3.16b, v4.16b, v6.16b
 162 ; CHECK-NEXT:    eor v0.16b, v0.16b, v5.16b
 163 ; CHECK-NEXT:    add v1.4s, v2.4s, v1.4s
 164 ; CHECK-NEXT:    add v0.4s, v0.4s, v3.4s
 165 ; CHECK-NEXT:    add v0.4s, v0.4s, v1.4s
 166 ; CHECK-NEXT:    addv s0, v0.4s
 167 ; CHECK-NEXT:    fmov w8, s0
 168 ; CHECK-NEXT:    lsr w9, w8, #16
 169 ; CHECK-NEXT:    add w8, w9, w8, uxth
 170 ; CHECK-NEXT:    lsr w0, w8, #1
 171 ; CHECK-NEXT:    ret
 172 entry:
 173   %idx.ext = sext i32 %st1 to i64
 174   %idx.ext63 = sext i32 %st2 to i64
 175   %arrayidx3 = getelementptr inbounds i8, ptr %p1, i64 4
 176   %arrayidx5 = getelementptr inbounds i8, ptr %p2, i64 4
 177   %0 = load <4 x i8>, ptr %p1, align 1
 178   %1 = load <4 x i8>, ptr %p2, align 1
 179   %2 = load <4 x i8>, ptr %arrayidx3, align 1
 180   %3 = load <4 x i8>, ptr %arrayidx5, align 1
 181   %add.ptr = getelementptr inbounds i8, ptr %p1, i64 %idx.ext
 182   %add.ptr64 = getelementptr inbounds i8, ptr %p2, i64 %idx.ext63
 183   %arrayidx3.1 = getelementptr inbounds i8, ptr %add.ptr, i64 4
 184   %arrayidx5.1 = getelementptr inbounds i8, ptr %add.ptr64, i64 4
 185   %4 = load <4 x i8>, ptr %add.ptr, align 1
 186   %5 = load <4 x i8>, ptr %add.ptr64, align 1
 187   %6 = load <4 x i8>, ptr %arrayidx3.1, align 1
 188   %7 = load <4 x i8>, ptr %arrayidx5.1, align 1
 189   %add.ptr.1 = getelementptr inbounds i8, ptr %add.ptr, i64 %idx.ext
 190   %add.ptr64.1 = getelementptr inbounds i8, ptr %add.ptr64, i64 %idx.ext63
 191   %arrayidx3.2 = getelementptr inbounds i8, ptr %add.ptr.1, i64 4
 192   %arrayidx5.2 = getelementptr inbounds i8, ptr %add.ptr64.1, i64 4
 193   %8 = load <4 x i8>, ptr %add.ptr.1, align 1
 194   %9 = load <4 x i8>, ptr %add.ptr64.1, align 1
 195   %10 = load <4 x i8>, ptr %arrayidx3.2, align 1
 196   %11 = load <4 x i8>, ptr %arrayidx5.2, align 1
 197   %add.ptr.2 = getelementptr inbounds i8, ptr %add.ptr.1, i64 %idx.ext
 198   %add.ptr64.2 = getelementptr inbounds i8, ptr %add.ptr64.1, i64 %idx.ext63
 199   %arrayidx3.3 = getelementptr inbounds i8, ptr %add.ptr.2, i64 4
 200   %arrayidx5.3 = getelementptr inbounds i8, ptr %add.ptr64.2, i64 4
 201   %12 = load <4 x i8>, ptr %add.ptr.2, align 1
 202   %13 = shufflevector <4 x i8> %12, <4 x i8> %8, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 203   %14 = shufflevector <4 x i8> %4, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 204   %15 = shufflevector <16 x i8> %13, <16 x i8> %14, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 undef, i32 undef, i32 undef, i32 undef>
 205   %16 = shufflevector <4 x i8> %0, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 206   %17 = shufflevector <16 x i8> %15, <16 x i8> %16, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 16, i32 17, i32 18, i32 19>
 207   %18 = zext <16 x i8> %17 to <16 x i32>
 208   %19 = load <4 x i8>, ptr %add.ptr64.2, align 1
 209   %20 = shufflevector <4 x i8> %19, <4 x i8> %9, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 210   %21 = shufflevector <4 x i8> %5, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 211   %22 = shufflevector <16 x i8> %20, <16 x i8> %21, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 undef, i32 undef, i32 undef, i32 undef>
 212   %23 = shufflevector <4 x i8> %1, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 213   %24 = shufflevector <16 x i8> %22, <16 x i8> %23, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 16, i32 17, i32 18, i32 19>
 214   %25 = zext <16 x i8> %24 to <16 x i32>
 215   %26 = sub nsw <16 x i32> %18, %25
 216   %27 = load <4 x i8>, ptr %arrayidx3.3, align 1
 217   %28 = shufflevector <4 x i8> %27, <4 x i8> %10, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 218   %29 = shufflevector <4 x i8> %6, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 219   %30 = shufflevector <16 x i8> %28, <16 x i8> %29, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 undef, i32 undef, i32 undef, i32 undef>
 220   %31 = shufflevector <4 x i8> %2, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 221   %32 = shufflevector <16 x i8> %30, <16 x i8> %31, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 16, i32 17, i32 18, i32 19>
 222   %33 = zext <16 x i8> %32 to <16 x i32>
 223   %34 = load <4 x i8>, ptr %arrayidx5.3, align 1
 224   %35 = shufflevector <4 x i8> %34, <4 x i8> %11, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 225   %36 = shufflevector <4 x i8> %7, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 226   %37 = shufflevector <16 x i8> %35, <16 x i8> %36, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 undef, i32 undef, i32 undef, i32 undef>
 227   %38 = shufflevector <4 x i8> %3, <4 x i8> poison, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
 228   %39 = shufflevector <16 x i8> %37, <16 x i8> %38, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 16, i32 17, i32 18, i32 19>
 229   %40 = zext <16 x i8> %39 to <16 x i32>
 230   %41 = sub nsw <16 x i32> %33, %40
 231   %42 = shl nsw <16 x i32> %41, <i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16, i32 16>
 232   %43 = add nsw <16 x i32> %42, %26
 233   %44 = shufflevector <16 x i32> %43, <16 x i32> undef, <16 x i32> <i32 1, i32 0, i32 3, i32 2, i32 5, i32 4, i32 7, i32 6, i32 9, i32 8, i32 11, i32 10, i32 13, i32 12, i32 15, i32 14>
 234   %45 = add nsw <16 x i32> %43, %44
 235   %46 = sub nsw <16 x i32> %43, %44
 236   %47 = shufflevector <16 x i32> %45, <16 x i32> %46, <16 x i32> <i32 3, i32 7, i32 11, i32 15, i32 22, i32 18, i32 26, i32 30, i32 5, i32 1, i32 9, i32 13, i32 20, i32 16, i32 24, i32 28>
 237   %48 = shufflevector <16 x i32> %45, <16 x i32> %46, <16 x i32> <i32 1, i32 5, i32 9, i32 13, i32 20, i32 16, i32 24, i32 28, i32 7, i32 3, i32 11, i32 15, i32 22, i32 18, i32 26, i32 30>
 238   %49 = add nsw <16 x i32> %47, %48
 239   %50 = sub nsw <16 x i32> %47, %48
 240   %51 = shufflevector <16 x i32> %49, <16 x i32> %50, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31>
 241   %52 = shufflevector <16 x i32> %49, <16 x i32> %50, <16 x i32> <i32 1, i32 0, i32 3, i32 2, i32 5, i32 4, i32 7, i32 6, i32 25, i32 24, i32 27, i32 26, i32 29, i32 28, i32 31, i32 30>
 242   %53 = add nsw <16 x i32> %51, %52
 243   %54 = sub nsw <16 x i32> %51, %52
 244   %55 = shufflevector <16 x i32> %53, <16 x i32> %54, <16 x i32> <i32 0, i32 17, i32 2, i32 19, i32 20, i32 5, i32 6, i32 23, i32 24, i32 9, i32 10, i32 27, i32 28, i32 13, i32 14, i32 31>
 245   %56 = shufflevector <16 x i32> %53, <16 x i32> %54, <16 x i32> <i32 2, i32 19, i32 0, i32 17, i32 23, i32 6, i32 5, i32 20, i32 27, i32 10, i32 9, i32 24, i32 31, i32 14, i32 13, i32 28>
 246   %57 = add nsw <16 x i32> %55, %56
 247   %58 = sub nsw <16 x i32> %55, %56
 248   %59 = shufflevector <16 x i32> %57, <16 x i32> %58, <16 x i32> <i32 0, i32 1, i32 18, i32 19, i32 4, i32 5, i32 22, i32 23, i32 8, i32 9, i32 26, i32 27, i32 12, i32 13, i32 30, i32 31>
 249   %60 = lshr <16 x i32> %59, <i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15, i32 15>
 250   %61 = and <16 x i32> %60, <i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537, i32 65537>
 251   %62 = mul nuw <16 x i32> %61, <i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535, i32 65535>
 252   %63 = add <16 x i32> %62, %59
 253   %64 = xor <16 x i32> %63, %62
 254   %65 = call i32 @llvm.vector.reduce.add.v16i32(<16 x i32> %64)
 255   %conv118 = and i32 %65, 65535
 256   %shr = lshr i32 %65, 16
 257   %add119 = add nuw nsw i32 %conv118, %shr
 258   %shr120 = lshr i32 %add119, 1
 259   ret i32 %shr120
 260 }
 261
 262 declare i32 @llvm.vector.reduce.add.v16i32(<16 x i32>)