llvm/test/Transforms/Inline/AMDGPU/inline-hint.ll

   1 ; RUN: opt -S -mtriple=amdgcn-unknown-amdhsa -inline --inline-threshold=1 --inlinehint-threshold=4 < %s | FileCheck %s
   2 ; RUN: opt -S -mtriple=amdgcn-unknown-amdhsa -passes=inline --inline-threshold=1 --inlinehint-threshold=4 < %s | FileCheck %s
   3
   4 define hidden <16 x i32> @div_hint(<16 x i32> %x, <16 x i32> %y) #0 {
   5 entry:
   6   %div.1 = udiv <16 x i32> %x, %y
   7   %div.2 = udiv <16 x i32> %div.1, %y
   8   %div.3 = udiv <16 x i32> %div.2, %y
   9   %div.4 = udiv <16 x i32> %div.3, %y
  10   %div.5 = udiv <16 x i32> %div.4, %y
  11   %div.6 = udiv <16 x i32> %div.5, %y
  12   %div.7 = udiv <16 x i32> %div.6, %y
  13   %div.8 = udiv <16 x i32> %div.7, %y
  14   %div.9 = udiv <16 x i32> %div.8, %y
  15   %div.10 = udiv <16 x i32> %div.9, %y
  16   %div.11 = udiv <16 x i32> %div.10, %y
  17   %div.12 = udiv <16 x i32> %div.11, %y
  18   %div.13 = udiv <16 x i32> %div.12, %y
  19   %div.14 = udiv <16 x i32> %div.13, %y
  20   %div.15 = udiv <16 x i32> %div.14, %y
  21   %div.16 = udiv <16 x i32> %div.15, %y
  22   %div.17 = udiv <16 x i32> %div.16, %y
  23   %div.18 = udiv <16 x i32> %div.17, %y
  24   %div.19 = udiv <16 x i32> %div.18, %y
  25   ret <16 x i32> %div.19
  26 }
  27
  28 ; CHECK-LABEL: define amdgpu_kernel void @caller_hint
  29 ; CHECK-NOT: call
  30 ; CHECK: udiv
  31 ; CHECK: ret void
  32 define amdgpu_kernel void @caller_hint(<16 x i32> addrspace(1)* nocapture %x, <16 x i32> addrspace(1)* nocapture readonly %y) {
  33 entry:
  34   %tmp = load <16 x i32>, <16 x i32> addrspace(1)* %x, align 4
  35   %tmp1 = load <16 x i32>, <16 x i32> addrspace(1)* %y, align 4
  36   %div.i = tail call <16 x i32> @div_hint(<16 x i32> %tmp, <16 x i32> %tmp1) #0
  37   store <16 x i32> %div.i, <16 x i32> addrspace(1)* %x, align 4
  38   ret void
  39 }
  40
  41 define hidden <16 x i32> @div_nohint(<16 x i32> %x, <16 x i32> %y) {
  42 entry:
  43   %div.1 = udiv <16 x i32> %x, %y
  44   %div.2 = udiv <16 x i32> %div.1, %y
  45   %div.3 = udiv <16 x i32> %div.2, %y
  46   %div.4 = udiv <16 x i32> %div.3, %y
  47   %div.5 = udiv <16 x i32> %div.4, %y
  48   %div.6 = udiv <16 x i32> %div.5, %y
  49   %div.7 = udiv <16 x i32> %div.6, %y
  50   %div.8 = udiv <16 x i32> %div.7, %y
  51   %div.9 = udiv <16 x i32> %div.8, %y
  52   %div.10 = udiv <16 x i32> %div.9, %y
  53   %div.11 = udiv <16 x i32> %div.10, %y
  54   %div.12 = udiv <16 x i32> %div.11, %y
  55   %div.13 = udiv <16 x i32> %div.12, %y
  56   %div.14 = udiv <16 x i32> %div.13, %y
  57   %div.15 = udiv <16 x i32> %div.14, %y
  58   %div.16 = udiv <16 x i32> %div.15, %y
  59   %div.17 = udiv <16 x i32> %div.16, %y
  60   %div.18 = udiv <16 x i32> %div.17, %y
  61   %div.19 = udiv <16 x i32> %div.18, %y
  62   ret <16 x i32> %div.19
  63 }
  64
  65 ; CHECK-LABEL: define amdgpu_kernel void @caller_nohint
  66 ; CHECK-NOT: udiv
  67 ; CHECK: tail call <16 x i32> @div_nohint
  68 ; CHECK: ret void
  69 define amdgpu_kernel void @caller_nohint(<16 x i32> addrspace(1)* nocapture %x, <16 x i32> addrspace(1)* nocapture readonly %y) {
  70 entry:
  71   %tmp = load <16 x i32>, <16 x i32> addrspace(1)* %x
  72   %tmp1 = load <16 x i32>, <16 x i32> addrspace(1)* %y
  73   %div.i = tail call <16 x i32> @div_nohint(<16 x i32> %tmp, <16 x i32> %tmp1)
  74   store <16 x i32> %div.i, <16 x i32> addrspace(1)* %x
  75   ret void
  76 }
  77
  78 attributes #0 = { inlinehint }