Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / pznlatch.asc
blob0b311274cd51cafc601ae627937e95c8383714c4
1 Version 4\r
2 SHEET 1 880 680\r
3 WIRE 304 48 208 48\r
4 WIRE 304 64 256 64\r
5 WIRE 400 64 384 64\r
6 WIRE 448 64 400 64\r
7 WIRE 256 96 256 64\r
8 WIRE 256 96 208 96\r
9 WIRE 304 128 400 64\r
10 WIRE 256 144 256 96\r
11 WIRE 304 144 256 144\r
12 WIRE 400 144 304 80\r
13 WIRE 400 144 384 144\r
14 WIRE 448 144 400 144\r
15 WIRE 304 160 208 160\r
16 FLAG 448 144 Q\r
17 IOPIN 448 144 Out\r
18 FLAG 448 64 _Q\r
19 IOPIN 448 64 Out\r
20 FLAG 208 48 P\r
21 IOPIN 208 48 In\r
22 FLAG 208 96 Z\r
23 IOPIN 208 96 In\r
24 FLAG 208 160 N\r
25 IOPIN 208 160 In\r
26 SYMBOL tnor3 336 64 R0\r
27 SYMATTR InstName U1\r
28 SYMBOL tnor3 336 144 R0\r
29 WINDOW 0 2 48 Center 0\r
30 SYMATTR InstName U2\r