Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / trit-0.asy
blob4bacc9cdef32fdc69afe86e95733d62e80c9499e
1 Version 4\r
2 SymbolType BLOCK\r
3 LINE Normal -48 0 -64 0\r
4 LINE Normal -16 0 0 0\r
5 LINE Normal -25 -16 0 -16\r
6 LINE Normal -25 16 0 16\r
7 LINE Normal -23 0 -48 0\r
8 LINE Normal -22 0 -24 0\r
9 LINE Normal -27 -4 -22 0\r
10 LINE Normal -26 3 -22 0\r
11 LINE Normal -27 4 -26 3\r
12 CIRCLE Normal -25 -13 -31 -19\r
13 CIRCLE Normal -16 3 -22 -3\r
14 CIRCLE Normal -25 19 -31 13\r
15 TEXT -1 -19 Left 0 _1\r
16 TEXT 0 0 Left 0 0\r
17 TEXT -1 19 Left 0 1\r
18 SYMATTR Description User input switch defaulting to trit 0.\r
19 PIN -64 0 NONE 8\r
20 PINATTR PinName COM\r
21 PINATTR SpiceOrder 1\r