arch/sh/mm/Kconfig

   1 menu "Memory management options"
   2
   3 config QUICKLIST
   4         def_bool y
   5
   6 config MMU
   7         bool "Support for memory management hardware"
   8         depends on !CPU_SH2
   9         default y
  10         help
  11           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
  12           boot on these systems, this option must not be set.
  13
  14           On other systems (such as the SH-3 and 4) where an MMU exists,
  15           turning this off will boot the kernel on these machines with the
  16           MMU implicitly switched off.
  17
  18 config PAGE_OFFSET
  19         hex
  20         default "0x80000000" if MMU && SUPERH32
  21         default "0x20000000" if MMU && SUPERH64
  22         default "0x00000000"
  23
  24 config MEMORY_START
  25         hex "Physical memory start address"
  26         default "0x08000000"
  27         ---help---
  28           Computers built with Hitachi SuperH processors always
  29           map the ROM starting at address zero.  But the processor
  30           does not specify the range that RAM takes.
  31
  32           The physical memory (RAM) start address will be automatically
  33           set to 08000000. Other platforms, such as the Solution Engine
  34           boards typically map RAM at 0C000000.
  35
  36           Tweak this only when porting to a new machine which does not
  37           already have a defconfig. Changing it from the known correct
  38           value on any of the known systems will only lead to disaster.
  39
  40 config MEMORY_SIZE
  41         hex "Physical memory size"
  42         default "0x04000000"
  43         help
  44           This sets the default memory size assumed by your SH kernel. It can
  45           be overridden as normal by the 'mem=' argument on the kernel command
  46           line. If unsure, consult your board specifications or just leave it
  47           as 0x04000000 which was the default value before this became
  48           configurable.
  49
  50 # Physical addressing modes
  51
  52 config 29BIT
  53         def_bool !32BIT
  54         depends on SUPERH32
  55
  56 config 32BIT
  57         bool
  58         default y if CPU_SH5
  59
  60 config PMB
  61         bool "Support 32-bit physical addressing through PMB"
  62 <<<<<<< HEAD:arch/sh/mm/Kconfig
  63         depends on MMU && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
  64 =======
  65         depends on MMU && EXPERIMENTAL && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
  66 >>>>>>> 264e3e889d86e552b4191d69bb60f4f3b383135a:arch/sh/mm/Kconfig
  67         select 32BIT
  68         default y
  69         help
  70           If you say Y here, physical addressing will be extended to
  71           32-bits through the SH-4A PMB. If this is not set, legacy
  72           29-bit physical addressing will be used.
  73
  74 config X2TLB
  75         bool "Enable extended TLB mode"
  76         depends on (CPU_SHX2 || CPU_SHX3) && MMU && EXPERIMENTAL
  77         help
  78           Selecting this option will enable the extended mode of the SH-X2
  79           TLB. For legacy SH-X behaviour and interoperability, say N. For
  80           all of the fun new features and a willingless to submit bug reports,
  81           say Y.
  82
  83 config VSYSCALL
  84         bool "Support vsyscall page"
  85         depends on MMU && (CPU_SH3 || CPU_SH4)
  86         default y
  87         help
  88           This will enable support for the kernel mapping a vDSO page
  89           in process space, and subsequently handing down the entry point
  90           to the libc through the ELF auxiliary vector.
  91
  92           From the kernel side this is used for the signal trampoline.
  93           For systems with an MMU that can afford to give up a page,
  94           (the default value) say Y.
  95
  96 config NUMA
  97         bool "Non Uniform Memory Access (NUMA) Support"
  98         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
  99         default n
 100         help
 101           Some SH systems have many various memories scattered around
 102           the address space, each with varying latencies. This enables
 103           support for these blocks by binding them to nodes and allowing
 104           memory policies to be used for prioritizing and controlling
 105           allocation behaviour.
 106
 107 config NODES_SHIFT
 108         int
 109         default "3" if CPU_SUBTYPE_SHX3
 110         default "1"
 111         depends on NEED_MULTIPLE_NODES
 112
 113 config ARCH_FLATMEM_ENABLE
 114         def_bool y
 115         depends on !NUMA
 116
 117 config ARCH_SPARSEMEM_ENABLE
 118         def_bool y
 119         select SPARSEMEM_STATIC
 120
 121 config ARCH_SPARSEMEM_DEFAULT
 122         def_bool y
 123
 124 config MAX_ACTIVE_REGIONS
 125         int
 126         default "6" if (CPU_SUBTYPE_SHX3 && SPARSEMEM)
 127         default "2" if SPARSEMEM && (CPU_SUBTYPE_SH7722 || \
 128                        CPU_SUBTYPE_SH7785)
 129         default "1"
 130
 131 config ARCH_POPULATES_NODE_MAP
 132         def_bool y
 133
 134 config ARCH_SELECT_MEMORY_MODEL
 135         def_bool y
 136
 137 config ARCH_ENABLE_MEMORY_HOTPLUG
 138         def_bool y
 139         depends on SPARSEMEM
 140
 141 config ARCH_MEMORY_PROBE
 142         def_bool y
 143         depends on MEMORY_HOTPLUG
 144
 145 choice
 146         prompt "Kernel page size"
 147         default PAGE_SIZE_8KB if X2TLB
 148         default PAGE_SIZE_4KB
 149
 150 config PAGE_SIZE_4KB
 151         bool "4kB"
 152         depends on !X2TLB
 153         help
 154           This is the default page size used by all SuperH CPUs.
 155
 156 config PAGE_SIZE_8KB
 157         bool "8kB"
 158         depends on X2TLB
 159         help
 160           This enables 8kB pages as supported by SH-X2 and later MMUs.
 161
 162 config PAGE_SIZE_64KB
 163         bool "64kB"
 164         depends on CPU_SH4 || CPU_SH5
 165         help
 166           This enables support for 64kB pages, possible on all SH-4
 167           CPUs and later.
 168
 169 endchoice
 170
 171 choice
 172         prompt "HugeTLB page size"
 173         depends on HUGETLB_PAGE && (CPU_SH4 || CPU_SH5) && MMU
 174         default HUGETLB_PAGE_SIZE_64K
 175
 176 config HUGETLB_PAGE_SIZE_64K
 177         bool "64kB"
 178
 179 config HUGETLB_PAGE_SIZE_256K
 180         bool "256kB"
 181         depends on X2TLB
 182
 183 config HUGETLB_PAGE_SIZE_1MB
 184         bool "1MB"
 185
 186 config HUGETLB_PAGE_SIZE_4MB
 187         bool "4MB"
 188         depends on X2TLB
 189
 190 config HUGETLB_PAGE_SIZE_64MB
 191         bool "64MB"
 192         depends on X2TLB
 193
 194 config HUGETLB_PAGE_SIZE_512MB
 195         bool "512MB"
 196         depends on CPU_SH5
 197
 198 endchoice
 199
 200 source "mm/Kconfig"
 201
 202 endmenu
 203
 204 menu "Cache configuration"
 205
 206 config SH7705_CACHE_32KB
 207         bool "Enable 32KB cache size for SH7705"
 208         depends on CPU_SUBTYPE_SH7705
 209         default y
 210
 211 config SH_DIRECT_MAPPED
 212         bool "Use direct-mapped caching"
 213         default n
 214         help
 215           Selecting this option will configure the caches to be direct-mapped,
 216           even if the cache supports a 2 or 4-way mode. This is useful primarily
 217           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
 218           SH4-202, SH4-501, etc.)
 219
 220           Turn this option off for platforms that do not have a direct-mapped
 221           cache, and you have no need to run the caches in such a configuration.
 222
 223 choice
 224         prompt "Cache mode"
 225         default CACHE_WRITEBACK if CPU_SH2A || CPU_SH3 || CPU_SH4 || CPU_SH5
 226         default CACHE_WRITETHROUGH if (CPU_SH2 && !CPU_SH2A)
 227
 228 config CACHE_WRITEBACK
 229         bool "Write-back"
 230         depends on CPU_SH2A || CPU_SH3 || CPU_SH4 || CPU_SH5
 231
 232 config CACHE_WRITETHROUGH
 233         bool "Write-through"
 234         help
 235           Selecting this option will configure the caches in write-through
 236           mode, as opposed to the default write-back configuration.
 237
 238           Since there's sill some aliasing issues on SH-4, this option will
 239           unfortunately still require the majority of flushing functions to
 240           be implemented to deal with aliasing.
 241
 242           If unsure, say N.
 243
 244 config CACHE_OFF
 245         bool "Off"
 246
 247 endchoice
 248
 249 endmenu