c1-hppa.inc

   1 /*
   2  * Copyright (C) 2024 Mikulas Patocka
   3  *
   4  * This file is part of Ajla.
   5  *
   6  * Ajla is free software: you can redistribute it and/or modify it under the
   7  * terms of the GNU General Public License as published by the Free Software
   8  * Foundation, either version 3 of the License, or (at your option) any later
   9  * version.
  10  *
  11  * Ajla is distributed in the hope that it will be useful, but WITHOUT ANY
  12  * WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR
  13  * A PARTICULAR PURPOSE. See the GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along with
  16  * Ajla. If not, see <https://www.gnu.org/licenses/>.
  17  */
  18
  19 #define PA_20                           cpu_test_feature(CPU_FEATURE_pa20)
  20
  21 #if defined(ARCH_PARISC64)
  22 #define ARCH_PARISC_USE_STUBS
  23 #elif defined(__hpux)
  24 #define ARCH_PARISC_USE_STUBS
  25 #endif
  26
  27 #define OP_SIZE_NATIVE                  (PA_20 ? OP_SIZE_8 : OP_SIZE_4)
  28
  29 #ifdef ARCH_PARISC32
  30 #define OP_SIZE_ADDRESS                 OP_SIZE_4
  31 #else
  32 #define OP_SIZE_ADDRESS                 OP_SIZE_8
  33 #endif
  34
  35 #define JMP_LIMIT                       JMP_EXTRA_LONG
  36
  37 #define UNALIGNED_TRAP                  1
  38
  39 #define ALU_WRITES_FLAGS(alu, im)       ((alu) == ALU_ADC || (alu) == ALU_SUB || (alu) == ALU_SBB ? 3 : 0)
  40 #define ALU1_WRITES_FLAGS(alu)          ((alu) == ALU1_NEG || (alu) == ALU1_INC || (alu) == ALU1_DEC ? 3 : 0)
  41 #define ROT_WRITES_FLAGS(alu, size, im) 0
  42 #define COND_IS_LOGICAL(cond)           0
  43
  44 #define ARCH_PARTIAL_ALU(size)          0
  45 #define ARCH_IS_3ADDRESS(alu, f)        1
  46 #define ARCH_IS_3ADDRESS_IMM(alu, f)    1
  47 #define ARCH_IS_3ADDRESS_ROT(alu, size) 1
  48 #define ARCH_IS_3ADDRESS_ROT_IMM(alu)   1
  49 #define ARCH_IS_2ADDRESS(alu)           1
  50 #define ARCH_IS_3ADDRESS_FP             1
  51 #define ARCH_HAS_FLAGS                  0
  52 #define ARCH_SUPPORTS_TRAPS             1
  53 #define ARCH_TRAP_BEFORE                0
  54 #define ARCH_PREFERS_SX(size)           0
  55 #define ARCH_HAS_BWX                    1
  56 #define ARCH_HAS_MUL                    0
  57 #define ARCH_HAS_DIV                    0
  58 #define ARCH_HAS_ANDN                   1
  59 #define ARCH_HAS_SHIFTED_ADD(bits)      ((bits) <= 3)
  60 #define ARCH_HAS_BTX(btx, size, cnst)   (((btx) == BTX_BTS || (btx) == BTX_BTR || (btx) == BTX_BTEXT) && (((size) >= OP_SIZE_4)))
  61 #define ARCH_SHIFT_SIZE                 OP_SIZE_4
  62 #define ARCH_NEEDS_BARRIER              0
  63
  64 #define i_size(size)                    OP_SIZE_NATIVE
  65 #define i_size_rot(size)                maximum(size, OP_SIZE_4)
  66 #define i_size_cmp(size)                maximum(size, OP_SIZE_4)
  67
  68 #define R_ZERO          0x00
  69 #define R_1             0x01
  70 #define R_RP            0x02
  71 #define R_3             0x03
  72 #define R_4             0x04
  73 #define R_5             0x05
  74 #define R_6             0x06
  75 #define R_7             0x07
  76 #define R_8             0x08
  77 #define R_9             0x09
  78 #define R_10            0x0a
  79 #define R_11            0x0b
  80 #define R_12            0x0c
  81 #define R_13            0x0d
  82 #define R_14            0x0e
  83 #define R_15            0x0f
  84 #define R_16            0x10
  85 #define R_17            0x11
  86 #define R_18            0x12
  87 #define R_19            0x13
  88 #define R_20            0x14
  89 #define R_21            0x15
  90 #define R_22            0x16
  91 #define R_23            0x17
  92 #define R_24            0x18
  93 #define R_25            0x19
  94 #define R_26            0x1a
  95 #define R_DP            0x1b
  96 #define R_RET0          0x1c
  97 #define R_RET1          0x1d
  98 #define R_SP            0x1e
  99 #define R_31            0x1f
 100
 101 #define R_FSTATUS       0x20
 102 #define R_F4            0x24
 103 #define R_F5            0x25
 104 #define R_F6            0x26
 105 #define R_F7            0x27
 106 #define R_F8            0x28
 107 #define R_F9            0x29
 108 #define R_F10           0x2a
 109 #define R_F11           0x2b
 110 #define R_F12           0x2c
 111 #define R_F13           0x2d
 112 #define R_F14           0x2e
 113 #define R_F15           0x2f
 114 #define R_F16           0x30
 115 #define R_F17           0x31
 116 #define R_F18           0x32
 117 #define R_F19           0x33
 118 #define R_F20           0x34
 119 #define R_F21           0x35
 120 #define R_F22           0x36
 121 #define R_F23           0x37
 122 #define R_F24           0x38
 123 #define R_F25           0x39
 124 #define R_F26           0x3a
 125 #define R_F27           0x3b
 126 #define R_F28           0x3c
 127 #define R_F29           0x3d
 128 #define R_F30           0x3e
 129 #define R_F31           0x3f
 130
 131 #define R_FRAME         R_3
 132 #define R_UPCALL        R_4
 133 #define R_TIMESTAMP     R_5
 134
 135 #define R_SCRATCH_1     R_26
 136 #define R_SCRATCH_2     R_25
 137 #define R_SCRATCH_3     R_24
 138 #define R_SCRATCH_4     R_SAVED_2
 139
 140 #define R_SCRATCH_NA_1  R_22
 141 #define R_SCRATCH_NA_2  R_21
 142 #ifdef HAVE_BITWISE_FRAME
 143 #define R_SCRATCH_NA_3  R_20
 144 #endif
 145 #define R_CMP_RESULT    R_19
 146
 147 #define R_CG_SCRATCH    R_31
 148
 149 #define R_SAVED_1       R_6
 150 #define R_SAVED_2       R_7
 151
 152 #define R_ARG0          R_26
 153 #define R_ARG1          R_25
 154 #define R_ARG2          R_24
 155 #define R_ARG3          R_23
 156
 157 #define R_CONST_IMM     R_1
 158 #define R_OFFSET_IMM    R_RP
 159
 160 #define FR_SCRATCH_1    R_F4
 161 #define FR_SCRATCH_2    R_F5
 162
 163 #define SUPPORTED_FP    0x6
 164
 165 #ifdef ARCH_PARISC32
 166 #define FRAME_SIZE      0x80
 167 /*
 168  * 0-64         - register save area
 169  * 64-96        - outgoing parameters
 170  * 96-128       - frame marker
 171  */
 172 #else
 173 #define FRAME_SIZE      0xd0
 174 /*
 175  * 0-128        - register save area
 176  * 128-128      - unused
 177  * 128-192      - outgoing parameters
 178  * 192-208      - frame marker
 179  */
 180 #endif
 181
 182 #ifdef ARCH_PARISC32
 183 #define RP_OFFS -0x14
 184 #else
 185 #define RP_OFFS -0x10
 186 #endif
 187
 188 static bool reg_is_fp(unsigned reg)
 189 {
 190         return reg >= R_FSTATUS && reg < R_F31;
 191 }
 192
 193 static const uint8_t regs_saved[] = {
 194 #if !(defined(ARCH_PARISC32) && defined(__HP_cc))
 195         R_8,
 196 #endif
 197         R_9, R_10, R_11, R_12, R_13, R_14, R_15, R_16, R_17, R_18 };
 198 static const uint8_t regs_volatile[] = { R_23, R_RET1,
 199 #if defined(ARCH_PARISC64)
 200         R_DP,
 201 #endif
 202 #ifndef HAVE_BITWISE_FRAME
 203         R_20,
 204 #endif
 205 };
 206 static const uint8_t fp_saved[] = { 0 };
 207 #define n_fp_saved 0U
 208 static const uint8_t fp_volatile[] = { R_F6, R_F7, R_F8, R_F9, R_F10, R_F11, R_F22, R_F23, R_F24, R_F25, R_F26, R_F27, R_F28, R_F29, R_F30, R_F31 };
 209 #define reg_is_saved(r) ((r) >= R_3 && (r) <= R_18)
 210
 211 static bool attr_w gen_load_constant(struct codegen_context *ctx, unsigned reg, uint64_t c)
 212 {
 213         unsigned r = R_ZERO;
 214         int32_t c1, c2, c3, c4;
 215         c1 = c & 0x3fffULL;
 216         if (c1 & 0x2000)
 217                 c1 |= 0xffffc000U;
 218         if (c1 < 0)
 219                 c += 0x4000ULL;
 220         c2 = (c & 0xffffc000ULL) >> 14;
 221         if (c2 & 0x20000)
 222                 c2 |= 0xfffc0000U;
 223         if (c2 < 0)
 224                 c += 0x100000000ULL;
 225         c >>= 32;
 226         c3 = c & 0x3fffULL;
 227         if (c3 & 0x2000)
 228                 c3 |= 0xffffc000U;
 229         if (c3 < 0)
 230                 c += 0x4000ULL;
 231         c4 = (c & 0xffffc000ULL) >> 14;
 232         if (c4 & 0x20000)
 233                 c4 |= 0xfffc0000U;
 234         if (OP_SIZE_NATIVE == OP_SIZE_8) {
 235                 if (c4) {
 236                         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 237                         gen_one(reg);
 238                         gen_one(ARG_IMM);
 239                         gen_eight((uint64_t)c4 << 14);
 240                         r = reg;
 241                 }
 242                 if (c3) {
 243                         gen_insn(INSN_ALU, OP_SIZE_NATIVE, ALU_ADD, 0);
 244                         gen_one(reg);
 245                         gen_one(r);
 246                         gen_one(ARG_IMM);
 247                         gen_eight(c3);
 248                         r = reg;
 249                 }
 250                 if (r != R_ZERO) {
 251                         gen_insn(INSN_ROT, OP_SIZE_NATIVE, ROT_SHL, 0);
 252                         gen_one(reg);
 253                         gen_one(reg);
 254                         gen_one(ARG_IMM);
 255                         gen_eight(32);
 256                 }
 257         }
 258         if (c2) {
 259                 if (r == R_ZERO) {
 260                         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 261                         gen_one(reg);
 262                         gen_one(ARG_IMM);
 263                         gen_eight((uint64_t)c2 << 14);
 264                         r = reg;
 265                 } else {
 266                         gen_insn(INSN_ALU, OP_SIZE_NATIVE, ALU_ADD, 0);
 267                         gen_one(R_CONST_IMM);
 268                         gen_one(r);
 269                         gen_one(ARG_IMM);
 270                         gen_eight((uint64_t)c2 << 14);
 271                         r = R_CONST_IMM;
 272                 }
 273         }
 274         if (c1 || r != reg) {
 275                 gen_insn(INSN_ALU, OP_SIZE_NATIVE, ALU_ADD, 0);
 276                 gen_one(reg);
 277                 gen_one(r);
 278                 gen_one(ARG_IMM);
 279                 gen_eight(c1);
 280         }
 281         return true;
 282 }
 283
 284 static bool is_direct_const(int64_t imm, unsigned purpose, unsigned size);
 285
 286 static bool attr_w gen_address(struct codegen_context *ctx, unsigned base, int64_t imm, unsigned purpose, unsigned size)
 287 {
 288         ctx->base_reg = base;
 289         ctx->offset_imm = imm;
 290         ctx->offset_reg = false;
 291         switch (purpose) {
 292                 case IMM_PURPOSE_LDR_OFFSET:
 293                 case IMM_PURPOSE_LDR_SX_OFFSET:
 294                 case IMM_PURPOSE_STR_OFFSET:
 295                 case IMM_PURPOSE_MVI_CLI_OFFSET:
 296                         if (size == OP_SIZE_8) {
 297                                 if (imm & 7)
 298                                         break;
 299                         }
 300                         if (likely(imm >= -0x2000) && likely(imm < 0x2000))
 301                                 return true;
 302                         break;
 303                 case IMM_PURPOSE_VLDR_VSTR_OFFSET:
 304                         if (likely(imm >= -0x10) && likely(imm < 0x10))
 305                                 return true;
 306                         if (!PA_20)
 307                                 break;
 308                         if (unlikely((imm & ((1 << size) - 1)) != 0))
 309                                 break;
 310                         if (likely(imm >= -0x2000) && likely(imm < 0x2000))
 311                                 return true;
 312                         break;
 313                 default:
 314                         internal(file_line, "gen_address: invalid purpose %u (imm %"PRIxMAX", size %u)", purpose, (uintmax_t)imm, size);
 315         }
 316
 317         if (is_direct_const(imm, IMM_PURPOSE_ADD, OP_SIZE_ADDRESS)) {
 318                 gen_insn(INSN_ALU, OP_SIZE_ADDRESS, ALU_ADD, 0);
 319                 gen_one(R_OFFSET_IMM);
 320                 gen_one(base);
 321                 gen_one(ARG_IMM);
 322                 gen_eight(imm);
 323
 324                 ctx->base_reg = R_OFFSET_IMM;
 325                 ctx->offset_imm = 0;
 326
 327                 return true;
 328         }
 329
 330         g(gen_load_constant(ctx, R_OFFSET_IMM, imm));
 331
 332         if (purpose == IMM_PURPOSE_LDR_OFFSET || purpose == IMM_PURPOSE_LDR_SX_OFFSET) {
 333                 ctx->offset_reg = true;
 334                 return true;
 335         }
 336
 337         gen_insn(INSN_ALU, OP_SIZE_ADDRESS, ALU_ADD, 0);
 338         gen_one(R_OFFSET_IMM);
 339         gen_one(R_OFFSET_IMM);
 340         gen_one(base);
 341
 342         ctx->base_reg = R_OFFSET_IMM;
 343         ctx->offset_imm = 0;
 344
 345         return true;
 346 }
 347
 348 static bool is_direct_const(int64_t imm, unsigned purpose, unsigned size)
 349 {
 350         int64_t imm_copy = imm;
 351         switch (purpose) {
 352                 case IMM_PURPOSE_STORE_VALUE:
 353                         if (!imm)
 354                                 return true;
 355                         break;
 356                 case IMM_PURPOSE_SUB:
 357                         imm_copy = -(uint64_t)imm_copy;
 358                         /*-fallthrough*/
 359                 case IMM_PURPOSE_ADD:
 360                 case IMM_PURPOSE_CMP:
 361                 case IMM_PURPOSE_CMP_LOGICAL:
 362                 case IMM_PURPOSE_MOVR:
 363                         if (likely(imm_copy >= -1024) && likely(imm_copy < 1024))
 364                                 return true;
 365                         break;
 366                 case IMM_PURPOSE_JMP_2REGS:
 367 #ifdef ARCH_PARISC32
 368                         if (likely(imm >= -16) && likely(imm < 16))
 369                                 return true;
 370 #endif
 371                         break;
 372                 case IMM_PURPOSE_AND:
 373                 case IMM_PURPOSE_OR:
 374                 case IMM_PURPOSE_XOR:
 375                 case IMM_PURPOSE_ANDN:
 376                 case IMM_PURPOSE_TEST:
 377                         if (!imm)
 378                                 return true;
 379                         break;
 380                 case IMM_PURPOSE_BITWISE:
 381                         return true;
 382                 default:
 383                         internal(file_line, "is_direct_const: invalid purpose %u (imm %"PRIxMAX", size %u)", purpose, (uintmax_t)imm, size);
 384         }
 385         return false;
 386 }
 387
 388 static bool attr_w gen_imm(struct codegen_context *ctx, int64_t imm, unsigned purpose, unsigned size)
 389 {
 390         if (is_direct_const(imm, purpose, size)) {
 391                 ctx->const_imm = imm;
 392                 ctx->const_reg = false;
 393         } else {
 394                 g(gen_load_constant(ctx, R_CONST_IMM, imm));
 395                 ctx->const_reg = true;
 396         }
 397         return true;
 398 }
 399
 400 static bool attr_w gen_entry(struct codegen_context *ctx)
 401 {
 402         int i;
 403
 404         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 405         gen_one(ARG_ADDRESS_1);
 406         gen_one(R_SP);
 407         gen_eight(RP_OFFS);
 408         gen_one(R_RP);
 409
 410         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 411         gen_one(ARG_ADDRESS_1_POST_I);
 412         gen_one(R_SP);
 413         gen_eight(FRAME_SIZE);
 414         gen_one(R_3);
 415
 416         for (i = R_4; i <= R_18; i++) {
 417                 int offs = -FRAME_SIZE + ((i - R_3) << OP_SIZE_ADDRESS);
 418                 gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 419                 gen_one(ARG_ADDRESS_1);
 420                 gen_one(R_SP);
 421                 gen_eight(offs);
 422                 gen_one(i);
 423         }
 424
 425         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 426         gen_one(R_FRAME);
 427         gen_one(R_ARG0);
 428
 429         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 430         gen_one(R_UPCALL);
 431         gen_one(R_ARG1);
 432
 433         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 434         gen_one(R_TIMESTAMP);
 435         gen_one(R_ARG2);
 436
 437         gen_insn(INSN_JMP_INDIRECT, 0, 0, 0);
 438         gen_one(R_ARG3);
 439
 440         return true;
 441 }
 442
 443 static bool attr_w gen_escape_arg(struct codegen_context *ctx, ip_t ip, uint32_t escape_label)
 444 {
 445         g(gen_load_constant(ctx, R_SCRATCH_1, ip));
 446
 447         gen_insn(INSN_JMP, 0, 0, 0);
 448         gen_four(escape_label);
 449
 450         return true;
 451 }
 452
 453 static bool attr_w gen_escape(struct codegen_context *ctx)
 454 {
 455         int i;
 456
 457         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 458         gen_one(R_RET0);
 459         gen_one(R_FRAME);
 460
 461         gen_insn(INSN_MOV, OP_SIZE_NATIVE, 0, 0);
 462         gen_one(R_RET1);
 463         gen_one(R_SCRATCH_1);
 464
 465         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 466         gen_one(R_RP);
 467         gen_one(ARG_ADDRESS_1);
 468         gen_one(R_SP);
 469         gen_eight(-FRAME_SIZE + RP_OFFS);
 470
 471         for (i = R_4; i <= R_18; i++) {
 472                 int offs = -FRAME_SIZE + ((i - R_3) << OP_SIZE_ADDRESS);
 473                 gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 474                 gen_one(i);
 475                 gen_one(ARG_ADDRESS_1);
 476                 gen_one(R_SP);
 477                 gen_eight(offs);
 478         }
 479
 480         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 481         gen_one(R_3);
 482         gen_one(ARG_ADDRESS_1_PRE_I);
 483         gen_one(R_SP);
 484         gen_eight(-FRAME_SIZE);
 485
 486         gen_insn(INSN_RET, 0, 0, 0);
 487
 488         return true;
 489 }
 490
 491 static bool attr_w gen_upcall_argument(struct codegen_context attr_unused *ctx, unsigned attr_unused arg)
 492 {
 493         return true;
 494 }
 495
 496 static bool attr_w gen_upcall(struct codegen_context *ctx, unsigned offset, unsigned n_args)
 497 {
 498 #ifdef ARCH_PARISC32
 499         uint32_t label = alloc_call_label(ctx);
 500         if (unlikely(!label))
 501                 return false;
 502
 503         g(gen_address(ctx, R_UPCALL, offset, IMM_PURPOSE_LDR_OFFSET, OP_SIZE_NATIVE));
 504         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 505         gen_one(R_SCRATCH_NA_1);
 506         gen_address_offset();
 507
 508         gen_insn(INSN_CALL, 0, 0, 0);
 509         gen_four(label);
 510 #else
 511         g(gen_address(ctx, R_UPCALL, offset, IMM_PURPOSE_LDR_OFFSET, OP_SIZE_ADDRESS));
 512         gen_insn(INSN_MOV, OP_SIZE_ADDRESS, 0, 0);
 513         gen_one(R_DP);
 514         gen_address_offset();
 515
 516         gen_insn(INSN_CALL_INDIRECT, OP_SIZE_8, 0, 0);
 517         gen_one(R_DP);
 518 #endif
 519         g(gen_upcall_end(ctx, n_args));
 520
 521         return true;
 522 }
 523
 524 static bool attr_w gen_call_millicode(struct codegen_context *ctx)
 525 {
 526         gen_insn(INSN_CALL_MILLICODE, 0, 0, 0);
 527         return true;
 528 }
 529
 530 static bool attr_w gen_cmp_test_jmp(struct codegen_context *ctx, unsigned insn, unsigned op_size, unsigned reg1, unsigned reg2, unsigned cond, uint32_t label);
 531
 532 static bool attr_w gen_timestamp_test(struct codegen_context *ctx, uint32_t escape_label)
 533 {
 534         g(gen_address(ctx, R_UPCALL, offsetof(struct cg_upcall_vector_s, ts), IMM_PURPOSE_LDR_OFFSET, OP_SIZE_NATIVE));
 535         gen_insn(INSN_MOV, OP_SIZE_4, 0, 0);
 536         gen_one(R_SCRATCH_1);
 537         gen_address_offset();
 538
 539         g(gen_cmp_test_jmp(ctx, INSN_CMP, OP_SIZE_4, R_SCRATCH_1, R_TIMESTAMP, COND_NE, escape_label));
 540
 541         return true;
 542 }