c1-arm64.inc

   1 /*
   2  * Copyright (C) 2024 Mikulas Patocka
   3  *
   4  * This file is part of Ajla.
   5  *
   6  * Ajla is free software: you can redistribute it and/or modify it under the
   7  * terms of the GNU General Public License as published by the Free Software
   8  * Foundation, either version 3 of the License, or (at your option) any later
   9  * version.
  10  *
  11  * Ajla is distributed in the hope that it will be useful, but WITHOUT ANY
  12  * WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR
  13  * A PARTICULAR PURPOSE. See the GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along with
  16  * Ajla. If not, see <https://www.gnu.org/licenses/>.
  17  */
  18
  19 #define OP_SIZE_NATIVE                  OP_SIZE_8
  20 #define OP_SIZE_ADDRESS                 OP_SIZE_8
  21
  22 #define JMP_LIMIT                       JMP_LONG
  23
  24 #define UNALIGNED_TRAP                  0
  25
  26 #define ALU_WRITES_FLAGS(alu, im)       0
  27 #define ALU1_WRITES_FLAGS(alu)          0
  28 #define ROT_WRITES_FLAGS(alu)           0
  29 #define COND_IS_LOGICAL(cond)           0
  30
  31 #define ARCH_PARTIAL_ALU(size)          0
  32 #define ARCH_IS_3ADDRESS                1
  33 #define ARCH_HAS_FLAGS                  1
  34 #define ARCH_PREFERS_SX(size)           0
  35 #define ARCH_HAS_BWX                    1
  36 #define ARCH_HAS_MUL                    1
  37 #define ARCH_HAS_DIV                    1
  38 #define ARCH_HAS_ANDN                   1
  39 #define ARCH_HAS_SHIFTED_ADD(bits)      1
  40 #define ARCH_HAS_BTX(btx, size, cnst)   0
  41 #define ARCH_SHIFT_SIZE                 OP_SIZE_4
  42 #define ARCH_NEEDS_BARRIER              0
  43
  44 #define i_size(size)                    maximum(size, OP_SIZE_4)
  45 #define i_size_rot(size)                maximum(size, OP_SIZE_4)
  46
  47 #define R_0             0x00
  48 #define R_1             0x01
  49 #define R_2             0x02
  50 #define R_3             0x03
  51 #define R_4             0x04
  52 #define R_5             0x05
  53 #define R_6             0x06
  54 #define R_7             0x07
  55 #define R_8             0x08
  56 #define R_9             0x09
  57 #define R_10            0x0a
  58 #define R_11            0x0b
  59 #define R_12            0x0c
  60 #define R_13            0x0d
  61 #define R_14            0x0e
  62 #define R_15            0x0f
  63 #define R_16            0x10
  64 #define R_17            0x11
  65 #define R_18            0x12
  66 #define R_19            0x13
  67 #define R_20            0x14
  68 #define R_21            0x15
  69 #define R_22            0x16
  70 #define R_23            0x17
  71 #define R_24            0x18
  72 #define R_25            0x19
  73 #define R_26            0x1a
  74 #define R_27            0x1b
  75 #define R_28            0x1c
  76 #define R_FP            0x1d
  77 #define R_LR            0x1e
  78 #define R_SP            0x1f
  79
  80 #define FR_0            0x20
  81 #define FR_1            0x21
  82 #define FR_2            0x22
  83 #define FR_3            0x23
  84 #define FR_4            0x24
  85 #define FR_5            0x25
  86 #define FR_6            0x26
  87 #define FR_7            0x27
  88 #define FR_8            0x28
  89 #define FR_9            0x29
  90 #define FR_10           0x2a
  91 #define FR_11           0x2b
  92 #define FR_12           0x2c
  93 #define FR_13           0x2d
  94 #define FR_14           0x2e
  95 #define FR_15           0x2f
  96 #define FR_16           0x30
  97 #define FR_17           0x31
  98 #define FR_18           0x32
  99 #define FR_19           0x33
 100 #define FR_20           0x34
 101 #define FR_21           0x35
 102 #define FR_22           0x36
 103 #define FR_23           0x37
 104 #define FR_24           0x38
 105 #define FR_25           0x39
 106 #define FR_26           0x3a
 107 #define FR_27           0x3b
 108 #define FR_28           0x3c
 109 #define FR_29           0x3d
 110 #define FR_30           0x3e
 111 #define FR_31           0x3f
 112
 113 #define FRAME_SIZE      0x40
 114
 115 #define R_FRAME         R_28
 116 #define R_UPCALL        R_27
 117 #define R_TIMESTAMP     R_26
 118 #define R_SAVED_1       R_25
 119 #define R_SAVED_2       R_24
 120 #define R_SAVED_3       R_23
 121
 122 #define R_SCRATCH_1     R_0
 123 #define R_SCRATCH_2     R_1
 124 #define R_SCRATCH_3     R_2
 125 #define R_SCRATCH_4     R_3
 126 #define R_SCRATCH_NA_1  R_8
 127 #define R_SCRATCH_NA_2  R_9
 128 #define R_SCRATCH_NA_3  R_10
 129 #define R_OFFSET_IMM    R_16
 130 #define R_CONST_IMM     R_17
 131
 132 #define R_ARG0          R_0
 133 #define R_ARG1          R_1
 134 #define R_ARG2          R_2
 135 #define R_ARG3          R_3
 136 #define R_RET0          R_0
 137 #define R_RET1          R_1
 138
 139 #define FR_SCRATCH_1    FR_0
 140 #define FR_SCRATCH_2    FR_1
 141
 142 #define SUPPORTED_FP            0x6
 143 #define SUPPORTED_FP_HALF_CVT   0x1
 144
 145 static bool reg_is_fp(unsigned reg)
 146 {
 147         return reg >= 0x20 && reg < 0x40;
 148 }
 149
 150 struct logical_imm {
 151         uint64_t value;
 152         uint16_t code;
 153 };
 154
 155 static const struct logical_imm value_to_code_4_table[] = {
 156 #include "arm64-w.inc"
 157 };
 158
 159 static const struct logical_imm value_to_code_8_table[] = {
 160 #include "arm64-x.inc"
 161 };
 162
 163 static int16_t value_to_code(uint8_t size, uint64_t value)
 164 {
 165         size_t result;
 166         if (size == OP_SIZE_4) {
 167                 binary_search(size_t, n_array_elements(value_to_code_4_table), result, value_to_code_4_table[result].value == value, value_to_code_4_table[result].value < value, return -1);
 168                 return value_to_code_4_table[result].code;
 169         } else {
 170                 binary_search(size_t, n_array_elements(value_to_code_8_table), result, value_to_code_8_table[result].value == value, value_to_code_8_table[result].value < value, return -1);
 171                 return value_to_code_8_table[result].code;
 172         }
 173 }
 174
 175 static bool attr_w gen_load_constant(struct codegen_context *ctx, unsigned reg, uint64_t c)
 176 {
 177         int16_t code;
 178
 179         if (c < 0x10000)
 180                 goto skip_lookup;
 181
 182         code = value_to_code(OP_SIZE_4, c);
 183         if (code >= 0) {
 184                 gen_insn(INSN_ALU, OP_SIZE_4, ALU_OR, 0);
 185                 gen_one(reg);
 186                 gen_one(0x1f);
 187                 gen_one(ARG_IMM);
 188                 gen_eight(c);
 189                 return true;
 190         }
 191
 192         code = value_to_code(OP_SIZE_8, c);
 193         if (code >= 0) {
 194                 gen_insn(INSN_ALU, OP_SIZE_8, ALU_OR, 0);
 195                 gen_one(reg);
 196                 gen_one(0x1f);
 197                 gen_one(ARG_IMM);
 198                 gen_eight(c);
 199                 return true;
 200         }
 201
 202 skip_lookup:
 203         if ((int64_t)c < 0) {
 204                 gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 205                 gen_one(reg);
 206                 gen_one(ARG_IMM);
 207                 gen_eight((c & 0xffff) | 0xffffffffffff0000ULL);
 208                 if ((c & 0xffff0000ULL) != 0xffff0000ULL) {
 209                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_16_32, 0);
 210                         gen_one(reg);
 211                         gen_one(reg);
 212                         gen_one(ARG_IMM);
 213                         gen_eight((c >> 16) & 0xffff);
 214                 }
 215                 if ((c & 0xffff00000000ULL) != 0xffff00000000ULL) {
 216                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_32_48, 0);
 217                         gen_one(reg);
 218                         gen_one(reg);
 219                         gen_one(ARG_IMM);
 220                         gen_eight((c >> 32) & 0xffff);
 221                 }
 222                 if ((c & 0xffff000000000000ULL) != 0xffff000000000000ULL) {
 223                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_48_64, 0);
 224                         gen_one(reg);
 225                         gen_one(reg);
 226                         gen_one(ARG_IMM);
 227                         gen_eight((c >> 48) & 0xffff);
 228                 }
 229         } else {
 230                 gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 231                 gen_one(reg);
 232                 gen_one(ARG_IMM);
 233                 gen_eight(c & 0xffff);
 234                 if (c & 0xffff0000ULL) {
 235                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_16_32, 0);
 236                         gen_one(reg);
 237                         gen_one(reg);
 238                         gen_one(ARG_IMM);
 239                         gen_eight((c >> 16) & 0xffff);
 240                 }
 241                 if (c & 0xffff00000000ULL) {
 242                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_32_48, 0);
 243                         gen_one(reg);
 244                         gen_one(reg);
 245                         gen_one(ARG_IMM);
 246                         gen_eight((c >> 32) & 0xffff);
 247                 }
 248                 if (c & 0xffff000000000000ULL) {
 249                         gen_insn(INSN_MOV_MASK, OP_SIZE_8, MOV_MASK_48_64, 0);
 250                         gen_one(reg);
 251                         gen_one(reg);
 252                         gen_one(ARG_IMM);
 253                         gen_eight((c >> 48) & 0xffff);
 254                 }
 255         }
 256         return true;
 257 }
 258
 259 static bool attr_w gen_address(struct codegen_context *ctx, unsigned base, int64_t imm, unsigned purpose, unsigned size)
 260 {
 261         ctx->base_reg = base;
 262         ctx->offset_imm = imm;
 263         ctx->offset_reg = false;
 264         switch (purpose) {
 265                 case IMM_PURPOSE_LDR_OFFSET:
 266                 case IMM_PURPOSE_LDR_SX_OFFSET:
 267                 case IMM_PURPOSE_STR_OFFSET:
 268                 case IMM_PURPOSE_VLDR_VSTR_OFFSET:
 269                 case IMM_PURPOSE_MVI_CLI_OFFSET:
 270                         if (likely(imm >= -256) && likely(imm <= 255))
 271                                 return true;
 272                         if (likely(imm >= 0)) {
 273                                 if (unlikely((imm & ((1 << size) - 1)) != 0))
 274                                         break;
 275                                 if (likely((imm >> size) <= 4095))
 276                                         return true;
 277                         }
 278                         break;
 279                 case IMM_PURPOSE_LDP_STP_OFFSET:
 280                         if (unlikely((imm & ((1 << size) - 1)) != 0))
 281                                 break;
 282                         if (imm / (1 << size) >= -64 && imm / (1 << size) <= 63)
 283                                 return true;
 284                         break;
 285                 default:
 286                         internal(file_line, "gen_address: invalid purpose %d", purpose);
 287         }
 288         g(gen_load_constant(ctx, R_OFFSET_IMM, imm));
 289         if (purpose == IMM_PURPOSE_LDP_STP_OFFSET) {
 290                 gen_insn(INSN_ALU, OP_SIZE_ADDRESS, ALU_ADD, 0);
 291                 gen_one(R_OFFSET_IMM);
 292                 gen_one(R_OFFSET_IMM);
 293                 gen_one(base);
 294                 ctx->base_reg = R_OFFSET_IMM;
 295                 ctx->offset_imm = 0;
 296                 return true;
 297         }
 298         ctx->offset_reg = true;
 299         return true;
 300
 301 }
 302
 303 static bool is_direct_const(int64_t imm, unsigned purpose, unsigned size)
 304 {
 305         switch (purpose) {
 306                 case IMM_PURPOSE_STORE_VALUE:
 307                         if (!imm)
 308                                 return true;
 309                         break;
 310                 case IMM_PURPOSE_ADD:
 311                 case IMM_PURPOSE_SUB:
 312                 case IMM_PURPOSE_CMP:
 313                 case IMM_PURPOSE_CMP_LOGICAL:
 314                         if (imm >= 0 && imm < 4096)
 315                                 return true;
 316                         break;
 317                 case IMM_PURPOSE_AND:
 318                 case IMM_PURPOSE_OR:
 319                 case IMM_PURPOSE_XOR:
 320                 case IMM_PURPOSE_ANDN:
 321                 case IMM_PURPOSE_TEST:
 322                         if (value_to_code(size, imm) >= 0)
 323                                 return true;
 324                         break;
 325                 case IMM_PURPOSE_MUL:
 326                         break;
 327                 default:
 328                         internal(file_line, "is_direct_const: invalid purpose %u (imm %"PRIxMAX", size %u)", purpose, (uintmax_t)imm, size);
 329         }
 330         return false;
 331 }
 332
 333 static bool attr_w gen_imm(struct codegen_context *ctx, int64_t imm, unsigned purpose, unsigned size)
 334 {
 335         if (is_direct_const(imm, purpose, size)) {
 336                 ctx->const_imm = imm;
 337                 ctx->const_reg = false;
 338         } else {
 339                 g(gen_load_constant(ctx, R_CONST_IMM, imm));
 340                 ctx->const_reg = true;
 341         }
 342         return true;
 343 }
 344
 345 static bool attr_w gen_entry(struct codegen_context *ctx)
 346 {
 347         gen_insn(INSN_STP, OP_SIZE_8, 0, 0);
 348         gen_one(ARG_ADDRESS_1_PRE_I);
 349         gen_one(R_SP);
 350         gen_eight(-FRAME_SIZE);
 351         gen_one(R_FP);
 352         gen_one(R_LR);
 353
 354         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 355         gen_one(R_FP);
 356         gen_one(R_SP);
 357
 358         gen_insn(INSN_STP, OP_SIZE_8, 0, 0);
 359         gen_one(ARG_ADDRESS_1);
 360         gen_one(R_SP);
 361         gen_eight(0x10);
 362         gen_one(R_UPCALL);
 363         gen_one(R_FRAME);
 364
 365         gen_insn(INSN_STP, OP_SIZE_8, 0, 0);
 366         gen_one(ARG_ADDRESS_1);
 367         gen_one(R_SP);
 368         gen_eight(0x20);
 369         gen_one(R_SAVED_1);
 370         gen_one(R_TIMESTAMP);
 371
 372         gen_insn(INSN_STP, OP_SIZE_8, 0, 0);
 373         gen_one(ARG_ADDRESS_1);
 374         gen_one(R_SP);
 375         gen_eight(0x30);
 376         gen_one(R_SAVED_3);
 377         gen_one(R_SAVED_2);
 378
 379         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 380         gen_one(R_FRAME);
 381         gen_one(R_ARG0);
 382
 383         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 384         gen_one(R_UPCALL);
 385         gen_one(R_ARG1);
 386
 387         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 388         gen_one(R_TIMESTAMP);
 389         gen_one(R_ARG2);
 390
 391         gen_insn(INSN_JMP_INDIRECT, 0, 0, 0);
 392         gen_one(R_ARG3);
 393
 394         return true;
 395 }
 396
 397 static bool attr_w gen_escape_arg(struct codegen_context *ctx, ip_t ip, uint32_t escape_label)
 398 {
 399         g(gen_load_constant(ctx, R_RET1, ip));
 400
 401         gen_insn(INSN_JMP, 0, 0, 0);
 402         gen_four(escape_label);
 403
 404         return true;
 405 }
 406
 407 static bool attr_w gen_escape(struct codegen_context *ctx)
 408 {
 409         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 410         gen_one(R_RET0);
 411         gen_one(R_FRAME);
 412
 413         gen_insn(INSN_LDP, OP_SIZE_8, 0, 0);
 414         gen_one(R_SAVED_3);
 415         gen_one(R_SAVED_2);
 416         gen_one(ARG_ADDRESS_1);
 417         gen_one(R_SP);
 418         gen_eight(0x30);
 419
 420         gen_insn(INSN_LDP, OP_SIZE_8, 0, 0);
 421         gen_one(R_SAVED_1);
 422         gen_one(R_TIMESTAMP);
 423         gen_one(ARG_ADDRESS_1);
 424         gen_one(R_SP);
 425         gen_eight(0x20);
 426
 427         gen_insn(INSN_LDP, OP_SIZE_8, 0, 0);
 428         gen_one(R_UPCALL);
 429         gen_one(R_FRAME);
 430         gen_one(ARG_ADDRESS_1);
 431         gen_one(R_SP);
 432         gen_eight(0x10);
 433
 434         gen_insn(INSN_LDP, OP_SIZE_8, 0, 0);
 435         gen_one(R_FP);
 436         gen_one(R_LR);
 437         gen_one(ARG_ADDRESS_1_POST_I);
 438         gen_one(R_SP);
 439         gen_eight(FRAME_SIZE);
 440
 441         gen_insn(INSN_RET, 0, 0, 0);
 442
 443         return true;
 444 }
 445
 446 static bool attr_w gen_upcall_argument(struct codegen_context attr_unused *ctx, unsigned attr_unused arg)
 447 {
 448         return true;
 449 }
 450
 451 static bool attr_w gen_upcall(struct codegen_context *ctx, unsigned offset, unsigned attr_unused n_args)
 452 {
 453         g(gen_address(ctx, R_UPCALL, offset, IMM_PURPOSE_LDR_OFFSET, OP_SIZE_8));
 454         gen_insn(INSN_MOV, OP_SIZE_8, 0, 0);
 455         gen_one(R_SCRATCH_NA_1);
 456         gen_address_offset();
 457
 458         gen_insn(INSN_CALL_INDIRECT, OP_SIZE_8, 0, 0);
 459         gen_one(R_SCRATCH_NA_1);
 460
 461         return true;
 462 }
 463
 464 static bool attr_w gen_timestamp_test(struct codegen_context *ctx, uint32_t escape_label)
 465 {
 466         g(gen_address(ctx, R_UPCALL, offsetof(struct cg_upcall_vector_s, ts), IMM_PURPOSE_LDR_OFFSET, OP_SIZE_4));
 467         gen_insn(INSN_MOV, OP_SIZE_4, 0, 0);
 468         gen_one(R_SCRATCH_1);
 469         gen_address_offset();
 470
 471         gen_insn(INSN_CMP, OP_SIZE_4, 0, 1);
 472         gen_one(R_SCRATCH_1);
 473         gen_one(R_TIMESTAMP);
 474
 475         gen_insn(INSN_JMP_COND, OP_SIZE_4, COND_NE, 0);
 476         gen_four(escape_label);
 477
 478         return true;
 479 }