opcodes/ChangeLog

   1 2024-07-20  Nick Clifton  <nickc@redhat.com>
   2
   3         * 2.43 branch point.
   4
   5 2024-02-15 Will Hawkins  <hawkinsw@obs.cr>
   6
   7         * bpf-opc.c: Move callx into the v1 BPF CPU variant.
   8
   9 2024-02-14  Yuriy Kolerov  <ykolerov@synopsys.com>
  10
  11         * arc-tbl.h (dbnz): Use "DBNZ" class.
  12         * arc-dis.c (arc_opcode_to_insn_type): Handle "DBNZ" class.
  13
  14 2024-01-29  Jose E. Marchesi  <jose.marchesi@oracle.com>
  15
  16         * bpf-opc.c (bpf_opcodes): Remove BPF_INSN_LDINDDW and
  17         BPF_INSN_LDABSDW instructions.
  18
  19 2024-01-15  Nick Clifton  <nickc@redhat.com>
  20
  21         * configure: Regenerate.
  22         * po/opcodes.pot: Regenerate.
  23
  24 2024-01-15  Nick Clifton  <nickc@redhat.com>
  25
  26         * 2.42 branch point.
  27
  28 2023-11-15  Arsen Arsenović  <arsen@aarsen.me>
  29
  30         * aclocal.m4: Regenerate.
  31         * po/Make-in ($(srcdir)/$(PACKAGE).pot): Output to a .pot
  32         temporary file to suppress xgettext checking charset names.
  33         * configure.ac (SHARED_LIBADD): Use LTLIBINTL rather than
  34         LIBINTL.
  35         * configure: Regenerate.
  36         * po/Make-in ($(srcdir)/$(PACKAGE).pot): Output to a .pot
  37         temporary file, to suppress xgettext checking charset names.
  38
  39 2023-10-05  Neal frager  <neal.frager@amd.com>
  40
  41         * microblaze-opcm.h (struct op_code_struct): Tidy and remove
  42         redundant entries.
  43         * microblaze-opc.h (MAX_OPCODES): Increase to 300.
  44         (op_code_struct): Add address extension instructions.
  45
  46 2023-10-04  Neal frager  <neal.frager@amd.com>
  47
  48         * microblaze-opc.h (struct op_code_struct): Add hiberante
  49         and suspend entries.
  50         * microblaze-opcm.h (enum microblaze_instr): Add microblaze_sleep,
  51         hibernate, suspend entries.
  52
  53 2023-08-24  Tom Tromey  <tom@tromey.com>
  54
  55         * cgen.sh: Don't pass "-s" to cgen.
  56         * Makefile.in: Rebuild.
  57         * Makefile.am (GUILE): Simplify.
  58
  59 2023-07-31  Jose E. Marchesi  <jose.marchesi@oracle.com>
  60
  61         PR 30705
  62         * bpf-dis.c (print_insn_bpf): Check that info->section->owner is
  63         actually available before using it.
  64
  65 2023-07-30  Jose E. Marchesi  <jose.marchesi@oracle.com>
  66
  67         * bpf-dis.c: Initialize asm_bpf_version to -1.
  68         (print_insn_bpf): Set BPF ISA version from the cpu version ELF
  69         header flags if no explicit version set in the command line.
  70         * disassemble.c (disassemble_init_for_target): Remove unused code.
  71
  72 2023-07-26  Jose E. Marchesi  <jose.marchesi@oracle.com>
  73
  74         * bpf-opc.c (bpf_opcodes): Fix BPF_INSN_NEGR to not use a src
  75         register.
  76
  77 2023-07-24  Jose E. Marchesi  <jose.marchesi@oracle.com>
  78
  79         * bpf-opc.c (bpf_opcodes): Add entries for the BSWAP*
  80         instructions.
  81
  82 2023-07-24  Jose E. Marchesi  <jose.marchesi@oracle.com>
  83
  84         * bpf-opc.c (bpf_opcodes): Fix pseudo-c syntax for MOVS* and LDXS*
  85         instructions.
  86
  87 2023-07-23  Jose E. Marchesi  <jose.marchesi@oracle.com>
  88
  89         * bpf-opc.c (bpf_opcodes): Add entry for jal.
  90
  91 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
  92
  93         * bpf-opc.c (bpf_opcodes): Add entries for LDXS{B,W,H,DW}
  94         instructions.
  95
  96 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
  97
  98         * bpf-opc.c (bpf_opcodes): Add entries for MOVS{8,16,32}R and
  99         MOVS32{8,16,32}R instructions.  and MOVS32I instructions.
 100
 101 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
 102
 103         * Makefile.am (TARGET64_LIBOPCODES_CFILES): Add missing bpf-dis.c
 104         * Makefile.in: Regenerate.
 105
 106 2023-07-03  Nick Clifton  <nickc@redhat.com>
 107
 108         * configure: Regenerate.
 109         * po/opcodes.pot: Regenerate.
 110
 111 2023-07-03  Nick Clifton  <nickc@redhat.com>
 112
 113         2.41 Branch Point.
 114
 115 2023-05-23  Nick Clifton  <nickc@redhat.com>
 116
 117         * po/sv.po: Updated translation.
 118
 119 2023-04-21  Tom Tromey  <tromey@adacore.com>
 120
 121         * i386-dis.c (OP_J): Check result of get16.
 122
 123 2023-04-12  Claudiu Zissulescu  <claziss@synopsys.com>
 124
 125         * arc-tbl.h: Remove vadds2, vadds2h, vadds4h, vaddsubs,
 126         vaddsubs2h, vaddsubs4h, vsubadds, vsubadds2h, vsubadds4h, vsubs2,
 127         vsubs2h, and vsubs4h instructions.
 128
 129 2023-04-11  Nick Clifton  <nickc@redhat.com>
 130
 131         PR 30310
 132         * nfp-dis.c (init_nfp6000_priv): Check that the output section
 133         exists.
 134
 135 2023-03-15  Nick Clifton  <nickc@redhat.com>
 136
 137         PR 30231
 138         * mep-dis.c: Regenerate.
 139
 140 2023-03-15  Nick Clifton  <nickc@redhat.com>
 141
 142         PR 30230
 143         * arm-dis.c (get_sym_code_type): Check for non-ELF symbols.
 144
 145 2023-02-28  Richard Ball  <richard.ball@arm.com>
 146
 147         * aarch64-opc.c: Add MEC system registers.
 148
 149 2023-01-03  Nick Clifton  <nickc@redhat.com>
 150
 151         * po/de.po: Updated German translation.
 152         * po/ro.po: Updated Romainian translation.
 153         * po/uk.po: Updated Ukrainian translation.
 154
 155 2022-12-31  Nick Clifton  <nickc@redhat.com>
 156
 157         * 2.40 branch created.
 158
 159 2022-11-22  Shahab Vahedi  <shahab@synopsys.com>
 160
 161         * arc-regs.h: Change isa_config address to 0xc1.
 162         isa_config exists for ARC700 and ARCV2 and not ARCALL.
 163
 164 2022-10-31  Yoshinori Sato  <ysato@users.sourceforge.jp>
 165
 166         * rx-decode.opc: Switch arguments of the MVTACGU insn.
 167         * rx-decode.c: Regenerate.
 168
 169 2022-09-22  Yoshinori Sato  <ysato@users.sourceforge.jp>
 170
 171         * sh-dis.c (print_insn_sh): Enforce bit7 of LDC Rm,Rn_BANK and STC
 172         Rm_BANK,Rn is always 1.
 173
 174 2022-07-21  Peter Bergner  <bergner@linux.ibm.com>
 175
 176         * ppc-opc.c (XACC_MASK, XX3ACC_MASK): New defines.
 177         (P_GER_MASK, xxmfacc, xxmtacc, xxsetaccz, xvi8ger4pp, xvi8ger4,
 178         xvf16ger2pp, xvf16ger2, xvf32gerpp, xvf32ger, xvi4ger8pp, xvi4ger8,
 179         xvi16ger2spp, xvi16ger2s, xvbf16ger2pp, xvbf16ger2, xvf64gerpp,
 180         xvf64ger, xvi16ger2, xvf16ger2np, xvf32gernp, xvi8ger4spp, xvi16ger2pp,
 181         xvbf16ger2np, xvf64gernp, xvf16ger2pn, xvf32gerpn, xvbf16ger2pn,
 182         xvf64gerpn, xvf16ger2nn, xvf32gernn, xvbf16ger2nn, xvf64gernn: Use them.
 183
 184 2022-07-18  Claudiu Zissulescu  <claziss@synopsys.com>
 185
 186         * disassemble.c (disassemble_init_for_target): Set
 187         created_styled_output for ARC based targets.
 188         * arc-dis.c (find_format_from_table): Use fprintf_styled_ftype
 189         instead of fprintf_ftype throughout.
 190         (find_format): Likewise.
 191         (print_flags): Likewise.
 192         (print_insn_arc): Likewise.
 193
 194 2022-07-08  Nick Clifton  <nickc@redhat.com>
 195
 196         * 2.39 branch created.
 197
 198 2022-07-04  Marcus Nilsson  <brainbomb@gmail.com>
 199
 200         * disassemble.c: (disassemble_init_for_target): Set
 201         created_styled_output for AVR based targets.
 202         * avr-dis.c: (print_insn_avr): Use fprintf_styled_ftype
 203         instead of fprintf_ftype throughout.
 204         (avr_operand): Pass in and fill disassembler_style when
 205         parsing operands.
 206
 207 2022-04-07  Andreas Krebbel  <krebbel@linux.ibm.com>
 208
 209         * s390-mkopc.c (main): Enable z16 as CPU string in the opcode
 210         table.
 211
 212 2022-03-16  Simon Marchi  <simon.marchi@efficios.com>
 213
 214         * configure.ac: Handle bfd_amdgcn_arch.
 215         * configure: Re-generate.
 216
 217 2022-03-06  Sagar Patel  <sagarmp@cs.unc.edu>
 218             Maciej W. Rozycki  <macro@orcam.me.uk>
 219
 220         * mips-opc.c (mips_builtin_opcodes): Fix INSN2_ALIAS annotation
 221         for "bal", "beqz", "beqzl", "bnez" and "bnezl" instructions.
 222         * micromips-opc.c (micromips_opcodes): Likewise for "beqz" and
 223         "bnez" instructions.
 224
 225 2022-02-17  Nick Clifton  <nickc@redhat.com>
 226
 227         * po/sr.po: Updated Serbian translation.
 228
 229 2022-02-14  Sergei Trofimovich  <siarheit@google.com>
 230
 231         * microblaze-opcm.h: Renamed 'fsqrt' to 'microblaze_fsqrt'.
 232         * microblaze-opc.h: Follow 'fsqrt' rename.
 233
 234 2022-01-24  Nick Clifton  <nickc@redhat.com>
 235
 236         * po/ro.po: Updated Romanian translation.
 237         * po/uk.po: Updated Ukranian translation.
 238
 239 2022-01-22  Nick Clifton  <nickc@redhat.com>
 240
 241         * configure: Regenerate.
 242         * po/opcodes.pot: Regenerate.
 243
 244 2022-01-22  Nick Clifton  <nickc@redhat.com>
 245
 246         * 2.38 release branch created.
 247
 248 2022-01-17  Nick Clifton  <nickc@redhat.com>
 249
 250         * Makefile.in: Regenerate.
 251         * po/opcodes.pot: Regenerate.
 252
 253 2021-12-02  Marcus Nilsson  <brainbomb@gmail.com>
 254
 255         * avr-dis.c (avr_operand); Pass in disassemble_info and fill
 256         in insn_type on branching instructions.
 257
 258 2021-11-25  Andrew Burgess  <aburgess@redhat.com>
 259             Simon Cook  <simon.cook@embecosm.com>
 260
 261         * riscv-dis.c (enum riscv_option_arg_t): New enum typedef.
 262         (riscv_options): New static global.
 263         (disassembler_options_riscv): New function.
 264         (print_riscv_disassembler_options): Rewrite to use
 265         disassembler_options_riscv.
 266
 267 2021-11-25  Nick Clifton  <nickc@redhat.com>
 268
 269         PR 28614
 270         * aarch64-asm.c: Replace assert(0) with real code.
 271         * aarch64-dis.c: Likewise.
 272         * aarch64-opc.c: Likewise.
 273
 274 2021-11-25  Nick Clifton  <nickc@redhat.com>
 275
 276         * po/fr.po; Updated French translation.
 277
 278 2021-10-27  Maciej W. Rozycki  <macro@embecosm.com>
 279
 280         * Makefile.am: Remove obsolete comment.
 281         * configure.ac: Refer `libbfd.la' to link shared BFD library
 282         except for Cygwin.
 283         * Makefile.in: Regenerate.
 284         * configure: Regenerate.
 285
 286 2021-09-27  Nick Alcock  <nick.alcock@oracle.com>
 287
 288         * configure: Regenerate.
 289
 290 2021-09-25  Peter Bergner  <bergner@linux.ibm.com>
 291
 292         * ppc-opc.c (powerpc_opcodes) <mfppr, mfppr32, mtppr, mtppr32>: Enable
 293         on POWER5 and later.
 294
 295 2021-09-20  Andrew Burgess  <andrew.burgess@embecosm.com>
 296
 297         * riscv-dis.c (riscv_disassemble_insn): Print a .%dbyte opcode
 298         before an unknown instruction, '%d' is replaced with the
 299         instruction length.
 300
 301 2021-09-02  Nick Clifton  <nickc@redhat.com>
 302
 303         PR 28292
 304         * v850-opc.c (D16): Use BFD_RELOC_V850_LO16_SPLIT_OFFSET in place
 305         of BFD_RELOC_16.
 306
 307 2021-08-17  Shahab Vahedi <shahab@synopsys.com>
 308
 309         * arc-regs.h (DEF): Fix the register numbers.
 310
 311 2021-08-10  Nick Clifton  <nickc@redhat.com>
 312
 313         * po/sr.po: Updated Serbian translation.
 314
 315 2021-07-26  Chenghua Xu  <xuchenghua@loongson.cn>
 316
 317         * mips-dis.c (mips_arch_choices): Correct gs264e bfd_mach.
 318
 319 2021-06-07  Andreas Krebbel  <krebbel@linux.ibm.com>
 320
 321         * s390-opc.txt: Add qpaci.
 322
 323 2021-07-03  Nick Clifton  <nickc@redhat.com>
 324
 325         * configure: Regenerate.
 326         * po/opcodes.pot: Regenerate.
 327
 328 2021-07-03  Nick Clifton  <nickc@redhat.com>
 329
 330         * 2.37 release branch created.
 331
 332 2021-07-02  Alan Modra  <amodra@gmail.com>
 333
 334         * nds32-dis.c (nds32_find_reg_keyword): Constify arg and return.
 335         (nds32_parse_audio_ext, nds32_parse_opcode): Constify psys_reg.
 336         (nds32_field_table, nds32_opcode_table, nds32_keyword_table),
 337         (nds32_opcodes, nds32_operand_fields, nds32_keywords),
 338         (nds32_keyword_gpr): Move declarations to..
 339         * nds32-asm.h: ..here, constifying to match definitions.
 340
 341 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 342
 343         * Makefile.am (GUILE): New variable.
 344         (CGEN): Use $(GUILE).
 345         * Makefile.in: Regenerate.
 346
 347 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 348
 349         * mep-asm.c (macros): Mark static & const.
 350         (lookup_macro): Change return & m to const.
 351         (expand_macro): Change mac to const.
 352         (expand_string): Change pmacro to const.
 353
 354 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 355
 356         * nds32-asm.c (operand_fields): Rename to ...
 357         (nds32_operand_fields): ... this.
 358         (keyword_gpr): Rename to ...
 359         (nds32_keyword_gpr): ... this.
 360         (keyword_usr, keyword_dxr, keyword_sr, keyword_cp, keyword_cpr,
 361         keyword_fsr, keyword_fdr, keyword_abdim, keyword_abm,
 362         keyword_dpref_st, keyword_cctl_lv, keyword_standby_st,
 363         keyword_msync_st, keyword_im5_i, keyword_im5_m, keyword_accumulator,
 364         keyword_aridx, keyword_aridx2, keyword_aridxi, keyword_aridxi_mx):
 365         Mark static.
 366         (keywords): Rename to ...
 367         (nds32_keywords): ... this.
 368         * nds32-dis.c: Rename operand_fields to nds32_operand_fields,
 369         keywords to nds32_keywords, and keyword_gpr to nds32_keyword_gpr.
 370
 371 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 372
 373         * z80-dis.c (opc_ed): Make const.
 374         (pref_ed): Make p const.
 375
 376 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 377
 378         * microblaze-dis.c (get_field_special): Make op const.
 379         (read_insn_microblaze): Make opr & op const.  Rename opcodes to
 380         microblaze_opcodes.
 381         (print_insn_microblaze): Make op & pop const.
 382         (get_insn_microblaze): Make op const.  Rename opcodes to
 383         microblaze_opcodes.
 384         (microblaze_get_target_address): Likewise.
 385         * microblaze-opc.h (struct op_code_struct): Make const.
 386         Rename opcodes to microblaze_opcodes.
 387
 388 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 389
 390         * aarch64-gen.c (aarch64_opcode_table): Add const.
 391         * aarch64-tbl.h (aarch64_opcode_table): Likewise.
 392
 393 2021-06-22  Andrew Burgess  <andrew.burgess@embecosm.com>
 394
 395         * cgen-dis.c (count_decodable_bits): Use __builtin_popcount when
 396         available.
 397
 398 2021-06-22  Alan Modra  <amodra@gmail.com>
 399
 400         * pj-dis.c (print_insn_pj): Don't print trailing tab.  Do
 401         print separator for pcrel insns.
 402
 403 2021-06-19  Alan Modra  <amodra@gmail.com>
 404
 405         * vax-dis.c (print_insn_vax): Avoid pointer overflow.
 406
 407 2021-06-19  Alan Modra  <amodra@gmail.com>
 408
 409         * tic30-dis.c (get_register_operand): Don't ask strncpy to fill
 410         entire buffer.
 411
 412 2021-06-17  Alan Modra  <amodra@gmail.com>
 413
 414         * ppc-opc.c (powerpc_opcodes): Move cell db*cyc to proper location
 415         in table.
 416
 417 2021-06-03  Alan Modra  <amodra@gmail.com>
 418
 419         PR 1202
 420         * mcore-dis.c (print_insn_mcore): Correct loopt disassembly.
 421         Use unsigned int for inst.
 422
 423 2021-06-02  Shahab Vahedi  <shahab@synopsys.com>
 424
 425         * arc-dis.c (arc_option_arg_t): New enumeration.
 426         (arc_options): New variable.
 427         (disassembler_options_arc): New function.
 428         (print_arc_disassembler_options): Reimplement in terms of
 429         "disassembler_options_arc".
 430
 431 2021-05-29  Alan Modra  <amodra@gmail.com>
 432
 433         * ppc-dis.c (lookup_powerpc): Test deprecated field when -Many.
 434         Don't special case PPC_OPCODE_RAW.
 435         (lookup_prefix): Likewise.
 436         (lookup_vle, lookup_spe2): Similarly.  Add dialect parameter and..
 437         (print_insn_powerpc): ..update caller.
 438         * ppc-opc.c (EXT): Define.
 439         (powerpc_opcodes): Mark extended mnemonics with EXT.
 440         (prefix_opcodes, vle_opcodes): Likewise.
 441         (XISEL, XISEL_MASK): Add cr field and simplify.
 442         (powerpc_opcodes): Use XISEL with extended isel mnemonics and sort
 443         all isel variants to where the base mnemonic belongs.  Sort dstt,
 444         dststt and dssall.
 445
 446 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 447
 448         * mips-opc.c (mips_builtin_opcodes): Reorder legacy COP0, COP2,
 449         COP3 opcode instructions.
 450
 451 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 452
 453         * mips-opc.c (mips_builtin_opcodes): Update exclusion list for
 454         "ldc2", "ldc3", "lwc0", "lwc2", "lwc3", "sdc2", "sdc3", "swc0",
 455         "swc2", "swc3", "cfc0", "ctc0", "bc2f", "bc2fl", "bc2t",
 456         "bc2tl", "cfc2", "ctc2", "dmfc2", "dmtc2", "mfc2", "mtc2",
 457         "bc3f", "bc3fl", "bc3t", "bc3tl", "cfc3", "ctc3", "mfc3",
 458         "mtc3", "bc0f", "bc0fl", "bc0t", "bc0tl", "rfe", "c2", "c3",
 459         "cop2", and "cop3" entries.
 460
 461 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 462
 463         * mips-opc.c (mips_builtin_opcodes): Remove "dmfc3" and "dmtc3"
 464         entries and associated comments.
 465
 466 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 467
 468         * mips-opc.c (mips_builtin_opcodes): Move the "rfe" entry ahead
 469         of "c0".
 470
 471 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 472
 473         * mips-dis.c (mips_cp1_names_mips): New variable.
 474         (mips_arch_choices): Use it rather than `mips_cp1_names_numeric'
 475         for "r3000", "r4000", "r4010", "vr4100", "vr4111", "vr4120",
 476         "r4300", "r4400", "r4600", "r4650", "r5000", "vr5400", "vr5500",
 477         "r5900", "r6000", "rm7000", "rm9000", "r8000", "r10000",
 478         "r12000", "r14000", "r16000", "mips5", "loongson2e", and
 479         "loongson2f".
 480
 481 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 482
 483         * mips-dis.c (print_reg) <OP_REG_COPRO>: Move control register
 484         handling code over to...
 485         <OP_REG_CONTROL>: ... this new case.
 486         * mips-opc.c (decode_mips_operand) <'g', 'y'>: New cases.
 487         (mips_builtin_opcodes): Update "cfc1", "ctc1", "cttc1", "cttc2",
 488         "cfc0", "ctc0", "cfc2", "ctc2", "cfc3", and "ctc3" entries
 489         replacing the `G' operand code with `g'.  Update "cftc1" and
 490         "cftc2" entries replacing the `E' operand code with `y'.
 491         * micromips-opc.c (decode_micromips_operand) <'g'>: New case.
 492         (micromips_opcodes): Update "cfc1", "cfc2", "ctc1", and "ctc2"
 493         entries replacing the `G' operand code with `g'.
 494
 495 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 496
 497         * mips-dis.c (mips_cp0_names_r3900): New variable.
 498         (mips_arch_choices): Use it rather than `mips_cp0_names_numeric'
 499         for "r3900".
 500
 501 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 502
 503         * mips-opc.c (mips_builtin_opcodes): Switch "cttc2", "mttc2",
 504         and "mtthc2" to using the `G' rather than `g' operand code for
 505         the coprocessor control register referred.
 506
 507 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 508
 509         * micromips-opc.c (micromips_opcodes): Swap the two "dmtc1"
 510         entries with each other.
 511
 512 2021-05-27  Peter Bergner  <bergner@linux.ibm.com>
 513
 514         * ppc-opc.c (powerpc_opcodes) <xxmr, xxlnot>: New extended mnemonics.
 515
 516 2021-05-25  Alan Modra  <amodra@gmail.com>
 517
 518         * cris-desc.c: Regenerate.
 519         * cris-desc.h: Regenerate.
 520         * cris-opc.h: Regenerate.
 521         * po/POTFILES.in: Regenerate.
 522
 523 2021-05-24  Mike Frysinger  <vapier@gentoo.org>
 524
 525         * Makefile.am (HFILES): Add cris-desc.h & cris-opc.h.
 526         (TARGET_LIBOPCODES_CFILES): Add cris-desc.c.
 527         (CGEN_CPUS): Add cris.
 528         (CRIS_DEPS): Define.
 529         (stamp-cris): New rule.
 530         * cgen.sh: Handle desc action.
 531         * configure.ac (bfd_cris_arch): Add cris-desc.lo.
 532         * Makefile.in, configure: Regenerate.
 533
 534 2021-05-18  Job Noorman  <mtvec@pm.me>
 535
 536         PR 27814
 537         * riscv-dis.c (riscv_get_disassembler): Get elf attributes only for
 538         the elf objects.
 539
 540 2021-05-17  Alex Coplan  <alex.coplan@arm.com>
 541
 542         * arm-dis.c (mve_opcodes): Fix disassembly of
 543         MVE_VMOV2_GP_TO_VEC_LANE when idx == 1.
 544         (is_mve_encoding_conflict): MVE vector loads should not match
 545         when P = W = 0.
 546         (is_mve_unpredictable): It's not unpredictable to use the same
 547         source register twice (for MVE_VMOV2_GP_TO_VEC_LANE).
 548
 549 2021-05-11  Nick Clifton  <nickc@redhat.com>
 550
 551         PR 27840
 552         * tic30-dis.c (print_insn_tic30): Prevent attempts to read beyond
 553         the end of the code buffer.
 554
 555 2021-05-06  Stafford Horne  <shorne@gmail.com>
 556
 557         PR 21464
 558         * or1k-asm.c: Regenerate.
 559
 560 2021-05-01  Max Filippov  <jcmvbkbc@gmail.com>
 561
 562         * xtensa-dis.c (print_insn_xtensa): Fill in info->insn_type and
 563         info->insn_info_valid.
 564
 565 2021-04-26  Jan Beulich  <jbeulich@suse.com>
 566
 567         * i386-opc.tbl (lea): Add Optimize.
 568         * opcodes/i386-tbl.h: Re-generate.
 569
 570 2020-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 571
 572         * xtensa-dis.c (print_xtensa_operand): For PC-relative operand
 573         of l32r fetch and display referenced literal value.
 574
 575 2021-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 576
 577         * xtensa-dis.c (print_insn_xtensa): Set info->bytes_per_chunk
 578         to 4 for literal disassembly.
 579
 580 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 581
 582         * aarch64-opc.c: Add new registers (RPAOS, RPALOS, PAALLOS, PAALL) support
 583         for TLBI instruction.
 584
 585 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 586
 587         * aarch64-opc.c: Add new register (CIPAPA, CIGDPAPA) support for
 588         DC instruction.
 589
 590 2021-04-19  Jan Beulich  <jbeulich@suse.com>
 591
 592         * aarch64-asm.c (encode_asimd_fcvt): Add initializer for
 593         "qualifier".
 594         (convert_mov_to_movewide): Add initializer for "value".
 595
 596 2021-04-16  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 597
 598         * aarch64-opc.c: Add RME system registers.
 599
 600 2021-04-16  Lifang Xia <lifang_xia@c-sky.com>
 601
 602         * riscv-opc.c (riscv_opcodes): New insn alias for addi. Compress
 603         "addi d,CV,z" to "c.mv d,CV".
 604
 605 2021-04-12  Alan Modra  <amodra@gmail.com>
 606
 607         * configure.ac (--enable-checking): Add support.
 608         * config.in: Regenerate.
 609         * configure: Regenerate.
 610
 611 2021-04-09  Tejas Belagod  <tejas.belagod@arm.com>
 612
 613         * aarch64-tbl.h (struct aarch64_opcode aarch64_opcode_table): Reclassify
 614         LD64/ST64 instructions to lse_atomic instead of ldstexcl.
 615
 616 2021-04-09  Alan Modra  <amodra@gmail.com>
 617
 618         * ppc-dis.c (struct dis_private): Add "special".
 619         (POWERPC_DIALECT): Delete.  Replace uses with..
 620         (private_data): ..this.  New inline function.
 621         (disassemble_init_powerpc): Init "special" names.
 622         (skip_optional_operands): Add is_pcrel arg, set when detecting R
 623         field of prefix instructions.
 624         (bsearch_reloc, print_got_plt): New functions.
 625         (print_insn_powerpc): For pcrel instructions, print target address
 626         and symbol if known, and decode plt and got loads too.
 627
 628 2021-04-08  Alan Modra  <amodra@gmail.com>
 629
 630         PR 27684
 631         * ppc-opc.c (powerpc_opcodes): Correct usprg typos, add mfpir.
 632
 633 2021-04-08  Alan Modra  <amodra@gmail.com>
 634
 635         PR 27676
 636         * ppc-opc.c (DCBT_EO): Move earlier.
 637         (insert_thct, extract_thct, insert_thds, extract_thds): New functions.
 638         (powerpc_operands): Add THCT and THDS entries.
 639         (powerpc_opcodes): Add dcbtstct, dcbtstds, dcbna, dcbtct, dcbtds.
 640
 641 2021-04-06  Alan Modra  <amodra@gmail.com>
 642
 643         * dis-buf.c (generic_symbol_at_address): Return symbol* NULL.
 644         * s12z-dis.c (decode_possible_symbol): Use symbol returned from
 645         symbol_at_address_func.
 646
 647 2021-04-05  Alan Modra  <amodra@gmail.com>
 648
 649         * configure.ac: Don't check for limits.h, string.h, strings.h or
 650         stdlib.h.
 651         (AC_ISC_POSIX): Don't invoke.
 652         * sysdep.h: Include stdlib.h and string.h unconditionally.
 653         * i386-opc.h: Include limits.h unconditionally.
 654         * wasm32-dis.c: Likewise.
 655         * cgen-opc.c: Don't include alloca-conf.h.
 656         * config.in: Regenerate.
 657         * configure: Regenerate.
 658
 659 2021-04-01  Martin Liska  <mliska@suse.cz>
 660
 661         * arm-dis.c (strneq): Remove strneq and use startswith.
 662         * cr16-dis.c (print_insn_cr16): Likewise.
 663         * score-dis.c (streq): Likewise.
 664         (strneq): Likewise.
 665         * score7-dis.c (strneq): Likewise.
 666
 667 2021-04-01  Alan Modra  <amodra@gmail.com>
 668
 669         PR 27675
 670         * ppc-opc.c (powerpc_opcodes): Add mfummcr2 and mfmmcr2.
 671
 672 2021-03-31  Alan Modra  <amodra@gmail.com>
 673
 674         * sysdep.h (POISON_BFD_BOOLEAN): Define.
 675         * aarch64-asm-2.c, * aarch64-asm.c, * aarch64-asm.h,
 676         * aarch64-dis-2.c, * aarch64-dis.c, * aarch64-dis.h,
 677         * aarch64-gen.c, * aarch64-opc.c, * aarch64-opc.h, * arc-dis.c,
 678         * arc-dis.h, * arc-fxi.h, * arc-opc.c, * arm-dis.c, * bfin-dis.c,
 679         * cris-dis.c, * csky-dis.c, * csky-opc.h, * dis-buf.c,
 680         * disassemble.c, * frv-opc.c, * frv-opc.h, * h8300-dis.c,
 681         * i386-dis.c, * m68k-dis.c, * metag-dis.c, * microblaze-dis.c,
 682         * microblaze-dis.h, * micromips-opc.c, * mips-dis.c,
 683         * mips-formats.h, * mips-opc.c, * mips16-opc.c, * mmix-dis.c,
 684         * msp430-dis.c, * nds32-dis.c, * nfp-dis.c, * nios2-dis.c,
 685         * ppc-dis.c, * riscv-dis.c, * score-dis.c, * score7-dis.c,
 686         * tic6x-dis.c, * v850-dis.c, * vax-dis.c, * wasm32-dis.c,
 687         * xtensa-dis.c: Replace bfd_boolean with bool, FALSE with false,
 688         and TRUE with true throughout.
 689
 690 2021-03-31  Alan Modra  <amodra@gmail.com>
 691
 692         * aarch64-dis.c: Include stdint.h in place of bfd_stdint.h.
 693         * aarch64-dis.h: Likewise.
 694         * aarch64-opc.c: Likewise.
 695         * avr-dis.c: Likewise.
 696         * csky-dis.c: Likewise.
 697         * nds32-asm.c: Likewise.
 698         * nds32-dis.c: Likewise.
 699         * nfp-dis.c: Likewise.
 700         * riscv-dis.c: Likewise.
 701         * s12z-dis.c: Likewise.
 702         * wasm32-dis.c: Likewise.
 703
 704 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 705
 706         * i386-opc.c (cs, ds, ss, es, fs, gs): Delete.
 707         (i386_seg_prefixes): New.
 708         * i386-opc.h (cs, ds, ss, es, fs, gs): Delete.
 709         (i386_seg_prefixes): Declare.
 710
 711 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 712
 713         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Delete.
 714
 715 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 716
 717         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Adjust values.
 718         * i386-reg.tbl (st): Move down.
 719         (st(0)): Delete. Extend comment.
 720         * i386-tbl.h: Re-generate.
 721
 722 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 723
 724         * i386-opc.tbl (movq, movabs): Move next to mov counterparts.
 725         (cmpsd): Move next to cmps.
 726         (movsd): Move next to movs.
 727         (cmpxchg16b): Move to separate section.
 728         (fisttp, fisttpll): Likewise.
 729         (monitor, mwait): Likewise.
 730         * i386-tbl.h: Re-generate.
 731
 732 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 733
 734         * i386-opc.tbl (psadbw): Add <sse2:comm>.
 735         (vpsadbw): Add C.
 736         * i386-tbl.h: Re-generate.
 737
 738 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 739
 740         * i386-opc.tbl (mmx, sse, sse2, sse3, ssse3, sse41, sse42, aes,
 741         pclmul, gfni): New templates. Use them wherever possible. Move
 742         SSE4.1 pextrw into respective section.
 743         * i386-tbl.h: Re-generate.
 744
 745 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 746
 747         * i386-gen.c (output_i386_opcode): Widen type of "opcode". Use
 748         strtoull(). Bump upper loop bound. Widen masks. Sanity check
 749         "length".
 750         * i386-opc.tbl (Prefix_0X66, Prefix_0XF2, Prefix_0XF3): Delete.
 751         Convert all of their uses to representation in opcode.
 752
 753 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 754
 755         * i386-opc.h (struct insn_template): Shrink base_opcode to 16
 756         bits. Shrink extension_opcode to 9 bits. Make it signed. Change
 757         value of None. Shrink operands to 3 bits.
 758
 759 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 760
 761         * i386-gen.c (process_i386_opcode_modifier): New parameter
 762         "space".
 763         (output_i386_opcode): New local variable "space". Adjust
 764         process_i386_opcode_modifier() invocation.
 765         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 766         invocation.
 767         * i386-tbl.h: Re-generate.
 768
 769 2021-03-29  Alan Modra  <amodra@gmail.com>
 770
 771         * aarch64-opc.c (vector_qualifier_p): Simplify boolean expression.
 772         (fp_qualifier_p, get_data_pattern): Likewise.
 773         (aarch64_get_operand_modifier_from_value): Likewise.
 774         (aarch64_extend_operator_p, aarch64_shift_operator_p): Likewise.
 775         (operand_variant_qualifier_p): Likewise.
 776         (qualifier_value_in_range_constraint_p): Likewise.
 777         (aarch64_get_qualifier_esize): Likewise.
 778         (aarch64_get_qualifier_nelem): Likewise.
 779         (aarch64_get_qualifier_standard_value): Likewise.
 780         (get_lower_bound, get_upper_bound): Likewise.
 781         (aarch64_find_best_match, match_operands_qualifier): Likewise.
 782         (aarch64_print_operand): Likewise.
 783         * aarch64-opc.h (operand_has_inserter, operand_has_extractor): Likewise.
 784         (operand_need_sign_extension, operand_need_shift_by_two): Likewise.
 785         (operand_need_shift_by_four, operand_maybe_stack_pointer): Likewise.
 786         * arm-dis.c (print_insn_mve, print_insn_thumb32): Likewise.
 787         * tic6x-dis.c (tic6x_check_fetch_packet_header): Likewise.
 788         (print_insn_tic6x): Likewise.
 789
 790 2021-03-29  Alan Modra  <amodra@gmail.com>
 791
 792         * arc-dis.c (extract_operand_value): Correct NULL cast.
 793         * frv-opc.h: Regenerate.
 794
 795 2021-03-26  Jan Beulich  <jbeulich@suse.com>
 796
 797         * i386-opc.tbl (movq): Add CpuSSE2 to SSE2 form. Add CpuMMX to
 798         MMX form.
 799         * i386-tbl.h: Re-generate.
 800
 801 2021-03-25  Abid Qadeer  <abidh@codesourcery.com>
 802
 803         * nios2-dis.c (nios2_print_insn_arg): Fix sign extension of
 804         immediate in br.n instruction.
 805
 806 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 807
 808         * i386-dis.c (XMGatherD, VexGatherD): New.
 809         (vex_table): Use VexGatherD for vpgatherd* and vgatherdp*.
 810         (print_insn): Check masking for S/G insns.
 811         (OP_E_memory): New local variable check_gather. Extend mandatory
 812         SIB check. Check register conflicts for (EVEX-encoded) gathers.
 813         Extend check for disallowed 16-bit addressing.
 814         (OP_VEX): New local variables modrm_reg and sib_index. Convert
 815         if()s to switch(). Check register conflicts for (VEX-encoded)
 816         gathers. Drop no longer reachable cases.
 817         * i386-dis-evex.h (evex_table): Use XMGatherD for vpgatherd* and
 818         vgatherdp*.
 819
 820 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 821
 822         * i386-dis.c (print_insn): Mark as bad EVEX encodings specifying
 823         zeroing-masking without masking.
 824
 825 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 826
 827         * i386-opc.tbl (invlpgb): Fix multi-operand form.
 828         (pvalidate, rmpupdate, rmpadjust): Add multi-operand forms. Mark
 829         single-operand forms as deprecated.
 830         * i386-tbl.h: Re-generate.
 831
 832 2021-03-25  Alan Modra  <amodra@gmail.com>
 833
 834         PR 27647
 835         * ppc-opc.c (XLOCB_MASK): Delete.
 836         (XLBOBB_MASK, XLBOBIBB_MASK, XLBOCBBB_MASK): Define using
 837         XLBH_MASK.
 838         (powerpc_opcodes): Accept a BH field on all extended forms of
 839         bclr, bclrl, bcctr, bcctrl, bctar, bctarl.
 840
 841 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 842
 843         * i386-gen.c (output_i386_opcode): Drop processing of
 844         opcode_length. Calculate length from base_opcode. Adjust prefix
 845         encoding determination.
 846         (process_i386_opcodes): Drop output of fake opcode_length.
 847         * i386-opc.h (struct insn_template): Drop opcode_length field.
 848         * i386-opc.tbl: Drop opcode length field from all templates.
 849         * i386-tbl.h: Re-generate.
 850
 851 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 852
 853         * i386-gen.c (process_i386_opcode_modifier): Return void. New
 854         parameter "prefix". Drop local variable "regular_encoding".
 855         Record prefix setting / check for consistency.
 856         (output_i386_opcode): Parse opcode_length and base_opcode
 857         earlier. Derive prefix encoding. Drop no longer applicable
 858         consistency checking. Adjust process_i386_opcode_modifier()
 859         invocation.
 860         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 861         invocation.
 862         * i386-tbl.h: Re-generate.
 863
 864 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 865
 866         * i386-gen.c (process_i386_opcode_modifier): Drop IsPrefix
 867         check.
 868         * i386-opc.h (Prefix_*): Move #define-s.
 869         * i386-opc.tbl: Move pseudo prefix enumerator values to
 870         extension opcode field. Introduce pseudopfx template.
 871         * i386-tbl.h: Re-generate.
 872
 873 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 874
 875         * i386-opc.h (PREFIX_0XF2, PREFIX_0XF3): Excahnge values. Extend
 876         comment.
 877         * i386-tbl.h: Re-generate.
 878
 879 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 880
 881         * i386-opc.h (struct insn_template): Move cpu_flags field past
 882         opcode_modifier one.
 883         * i386-tbl.h: Re-generate.
 884
 885 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 886
 887         * i386-gen.c (opcode_modifiers): New OpcodeSpace element.
 888         * i386-opc.h (OpcodeSpace): New enumerator.
 889         (VEX0F, VEX0F38, VEX0F3A, XOP08, XOP09, XOP0A): Rename to ...
 890         (SPACE_BASE, SPACE_0F, SPACE_0F38, SPACE_0F3A, SPACE_XOP08,
 891         SPACE_XOP09, SPACE_XOP0A): ... respectively.
 892         (struct i386_opcode_modifier): New field opcodespace. Shrink
 893         opcodeprefix field.
 894         i386-opc.tbl (Space0F, Space0F38, Space0F3A, SpaceXOP08,
 895         SpaceXOP09, SpaceXOP0A): Define. Use them to replace
 896         OpcodePrefix uses.
 897         * i386-tbl.h: Re-generate.
 898
 899 2021-03-22  Martin Liska  <mliska@suse.cz>
 900
 901         * aarch64-dis.c (parse_aarch64_dis_option): Replace usage of CONST_STRNEQ with startswith.
 902         * arc-dis.c (parse_option): Likewise.
 903         * arm-dis.c (parse_arm_disassembler_options): Likewise.
 904         * cris-dis.c (print_with_operands): Likewise.
 905         * h8300-dis.c (bfd_h8_disassemble): Likewise.
 906         * i386-dis.c (print_insn): Likewise.
 907         * ia64-gen.c (fetch_insn_class): Likewise.
 908         (parse_resource_users): Likewise.
 909         (in_iclass): Likewise.
 910         (lookup_specifier): Likewise.
 911         (insert_opcode_dependencies): Likewise.
 912         * mips-dis.c (parse_mips_ase_option): Likewise.
 913         (parse_mips_dis_option): Likewise.
 914         * s390-dis.c (disassemble_init_s390): Likewise.
 915         * wasm32-dis.c (parse_wasm32_disassembler_options): Likewise.
 916
 917 2021-03-16  Kuan-Lin Chen  <kuanlinchentw@gmail.com>
 918
 919         * riscv-opc.c (riscv_opcodes): Add zba, zbb and zbc instructions.
 920
 921 2021-03-12  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 922
 923         * aarch64-opc.c: Add lorc_el1, lorea_el1, lorn_el1, lorsa_el1,
 924         icc_ctlr_el3, icc_sre_elx, ich_vtr_el2 system registers.
 925
 926 2021-03-12  Alan Modra  <amodra@gmail.com>
 927
 928         * i386-dis.c (print_insn <PREFIX_IGNORED>): Correct typo.
 929
 930 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 931
 932         * i386-dis.c (OP_XMM): Re-order checks.
 933
 934 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 935
 936         * i386-dis.c (putop): Drop need_vex check when also checking
 937         vex.evex.
 938         (intel_operand_size, OP_E_memory): Drop vex.evex check when also
 939         checking vex.b.
 940
 941 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 942
 943         * i386-dis.c (OP_E_memory): Drop xmmq_mode from broadcast
 944         checks. Move case label past broadcast check.
 945
 946 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 947
 948         * opcodes/i386-dis.c (MVexVSIBDQWpX, MVexVSIBQDWpX,
 949         vex_vsib_d_w_d_mode, vex_vsib_q_w_d_mode,
 950         REG_EVEX_0F38C7_M_0_L_2_W_0, REG_EVEX_0F38C7_M_0_L_2_W_1,
 951         EVEX_W_0F3891, EVEX_W_0F3893, EVEX_W_0F38A1, EVEX_W_0F38A3,
 952         EVEX_W_0F38C7_M_0_L_2): Delete.
 953         (REG_EVEX_0F38C7_M_0_L_2): New.
 954         (intel_operand_size): Handle VEX and EVEX the same for
 955         vex_vsib_d_w_dq_mode and vex_vsib_q_w_dq_mode. Drop
 956         vex_vsib_d_w_d_mode and vex_vsib_q_w_d_mode cases.
 957         (OP_E_memory, OP_XMM, OP_VEX): Drop vex_vsib_d_w_d_mode and
 958         vex_vsib_q_w_d_mode uses.
 959         * i386-dis-evex.h (evex_table): Adjust opcode 0F3891, 0F3893,
 960         0F38A1, and 0F38A3 entries.
 961         * i386-dis-evex-len.h (evex_len_table): Adjust opcode 0F38C7
 962         entry.
 963         * i386-dis-evex-reg.h: Fold opcode 0F38C7 entries.
 964         * i386-dis-evex-w.h: Delete opcode 0F3891, 0F3893, 0F38A1, and
 965         0F38A3 entries.
 966
 967 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 968
 969         * opcodes/i386-dis.c (REG_0FXOP_09_01_L_0, REG_0FXOP_09_02_L_0,
 970         REG_0FXOP_09_12_M_1_L_0, REG_0FXOP_0A_12_L_0,
 971         MOD_VEX_0FXOP_09_12): Rename to ...
 972         (REG_XOP_09_01_L_0, REG_XOP_09_02_L_0, REG_XOP_09_12_M_1_L_0,
 973         REG_XOP_0A_12_L_0, MOD_XOP_09_12): ... these.
 974         (MOD_62_32BIT, MOD_8D, MOD_C4_32BIT, MOD_C5_32BIT,
 975         RM_0F3A0F_P_1_MOD_3_REG_0, X86_64_0F24, X86_64_0F26,
 976         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 977         X86_64_VEX_0F385E, X86_64_0FC7_REG_6_MOD_3_PREFIX_1): Move.
 978         (reg_table): Adjust comments.
 979         (x86_64_table): Move X86_64_0F24, X86_64_0F26,
 980         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 981         X86_64_VEX_0F385E, and X86_64_0FC7_REG_6_MOD_3_PREFIX_1 entries.
 982         (xop_table): Adjust opcode 09_01, 09_02, and 09_12 entries.
 983         (vex_len_table): Adjust opcode 0A_12 entry.
 984         (mod_table): Move MOD_62_32BIT, MOD_8D, MOD_C4_32BIT,
 985         MOD_C5_32BIT, and MOD_XOP_09_12 entries.
 986         (rm_table): Move hreset entry.
 987
 988 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 989
 990         * opcodes/i386-dis.c (EVEX_LEN_0F6E, EVEX_LEN_0F7E_P_1,
 991         EVEX_LEN_0F7E_P_2, EVEX_LEN_0FC4, EVEX_LEN_0FC5, EVEX_LEN_0FD6,
 992         EVEX_LEN_0F3816, EVEX_LEN_0F3A14, EVEX_LEN_0F3A15,
 993         EVEX_LEN_0F3A16, EVEX_LEN_0F3A17, EVEX_LEN_0F3A20,
 994         EVEX_LEN_0F3A21_W_0, EVEX_LEN_0F3A22, EVEX_W_0FD6_L_0): Delete.
 995         (EVEX_LEN_0F3816, EVEX_W_0FD6): New.
 996         (get_valid_dis386): Also handle 512-bit vector length when
 997         vectoring into vex_len_table[].
 998         * i386-dis-evex.h (evex_table): Adjust opcode 0F6E, 0FC4, 0FC5,
 999         0FD6, 0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22
1000         entries.
1001         * i386-dis-evex-len.h: Delete opcode 0F6E, 0FC4, 0FC5, 0FD6,
1002         0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22 entries.
1003         * i386-dis-evex-prefix.h: Adjust 0F7E entry.
1004         * i386-dis-evex-w.h: Adjust 0F7E, 0F7F, 0FD6, and 0F3A21
1005         entries.
1006
1007 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1008
1009         * opcodes/i386-dis.c (EVEX_LEN_0F3A00_W_1, EVEX_LEN_0F3A01_W_1):
1010         Rename to EVEX_LEN_0F3A00 and EVEX_LEN_0F3A01 respectively.
1011         EVEX_W_0F3A00, EVEX_W_0F3A01): Delete.
1012         * i386-dis-evex.h (evex_table): Adjust opcode 0F3A00 and 0F3A01
1013         entries.
1014         * i386-dis-evex-len.h (evex_len_table): Likewise.
1015         * i386-dis-evex-w.h: Remove opcode 0F3A00 and 0F3A01 entries.
1016
1017 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1018
1019         * opcodes/i386-dis.c (REG_EVEX_0F38C6, REG_EVEX_0F38C7,
1020         MOD_EVEX_0F381A_W_0, MOD_EVEX_0F381A_W_1, MOD_EVEX_0F381B_W_0,
1021         MOD_EVEX_0F381B_W_1, MOD_EVEX_0F385A_W_0, MOD_EVEX_0F385A_W_1,
1022         MOD_EVEX_0F385B_W_0, MOD_EVEX_0F385B_W_1,
1023         MOD_EVEX_0F38C6_REG_1, MOD_EVEX_0F38C6_REG_2,
1024         MOD_EVEX_0F38C6_REG_5, MOD_EVEX_0F38C6_REG_6,
1025         MOD_EVEX_0F38C7_REG_1, MOD_EVEX_0F38C7_REG_2,
1026         MOD_EVEX_0F38C7_REG_5, MOD_EVEX_0F38C7_REG_6
1027         EVEX_LEN_0F3819_W_0, EVEX_LEN_0F3819_W_1,
1028         EVEX_LEN_0F381A_W_0_M_0, EVEX_LEN_0F381A_W_1_M_0,
1029         EVEX_LEN_0F381B_W_0_M_0, EVEX_LEN_0F381B_W_1_M_0,
1030         EVEX_LEN_0F385A_W_0_M_0, EVEX_LEN_0F385A_W_1_M_0,
1031         EVEX_LEN_0F385B_W_0_M_0, EVEX_LEN_0F385B_W_1_M_0,
1032         EVEX_LEN_0F38C6_R_1_M_0, EVEX_LEN_0F38C6_R_2_M_0,
1033         EVEX_LEN_0F38C6_R_5_M_0, EVEX_LEN_0F38C6_R_6_M_0,
1034         EVEX_LEN_0F38C7_R_1_M_0_W_0, EVEX_LEN_0F38C7_R_1_M_0_W_1,
1035         EVEX_LEN_0F38C7_R_2_M_0_W_0, EVEX_LEN_0F38C7_R_2_M_0_W_1,
1036         EVEX_LEN_0F38C7_R_5_M_0_W_0, EVEX_LEN_0F38C7_R_5_M_0_W_1,
1037         EVEX_LEN_0F38C7_R_6_M_0_W_0, EVEX_LEN_0F38C7_R_6_M_0_W_1,
1038         EVEX_LEN_0F3A18_W_0, EVEX_LEN_0F3A18_W_1, EVEX_LEN_0F3A19_W_0,
1039         EVEX_LEN_0F3A19_W_1, EVEX_LEN_0F3A1A_W_0, EVEX_LEN_0F3A1A_W_1,
1040         EVEX_LEN_0F3A1B_W_0, EVEX_LEN_0F3A1B_W_1, EVEX_LEN_0F3A23_W_0,
1041         EVEX_LEN_0F3A23_W_1, EVEX_LEN_0F3A38_W_0, EVEX_LEN_0F3A38_W_1,
1042         EVEX_LEN_0F3A39_W_0, EVEX_LEN_0F3A39_W_1, EVEX_LEN_0F3A3A_W_0,
1043         EVEX_LEN_0F3A3A_W_1, EVEX_LEN_0F3A3B_W_0, EVEX_LEN_0F3A3B_W_1,
1044         EVEX_LEN_0F3A43_W_0, EVEX_LEN_0F3A43_W_1 EVEX_W_0F3819,
1045         EVEX_W_0F381A, EVEX_W_0F381B, EVEX_W_0F385A, EVEX_W_0F385B,
1046         EVEX_W_0F38C7_R_1_M_0, EVEX_W_0F38C7_R_2_M_0,
1047         EVEX_W_0F38C7_R_5_M_0, EVEX_W_0F38C7_R_6_M_0,
1048         EVEX_W_0F3A18, EVEX_W_0F3A19, EVEX_W_0F3A1A, EVEX_W_0F3A1B,
1049         EVEX_W_0F3A23, EVEX_W_0F3A38, EVEX_W_0F3A39, EVEX_W_0F3A3A,
1050         EVEX_W_0F3A3B, EVEX_W_0F3A43): Delete.
1051         REG_EVEX_0F38C6_M_0_L_2, REG_EVEX_0F38C7_M_0_L_2_W_0,
1052         REG_EVEX_0F38C7_M_0_L_2_W_1, MOD_EVEX_0F381A,
1053         MOD_EVEX_0F381B, MOD_EVEX_0F385A, MOD_EVEX_0F385B,
1054         MOD_EVEX_0F38C6, MOD_EVEX_0F38C7 EVEX_LEN_0F3819,
1055         EVEX_LEN_0F381A_M_0, EVEX_LEN_0F381B_M_0,
1056         EVEX_LEN_0F385A_M_0, EVEX_LEN_0F385B_M_0,
1057         EVEX_LEN_0F38C6_M_0, EVEX_LEN_0F38C7_M_0,
1058         EVEX_LEN_0F3A18, EVEX_LEN_0F3A19, EVEX_LEN_0F3A1A,
1059         EVEX_LEN_0F3A1B, EVEX_LEN_0F3A23, EVEX_LEN_0F3A38,
1060         EVEX_LEN_0F3A39, EVEX_LEN_0F3A3A, EVEX_LEN_0F3A3B,
1061         EVEX_LEN_0F3A43, EVEX_W_0F3819_L_n, EVEX_W_0F381A_M_0_L_n,
1062         EVEX_W_0F381B_M_0_L_2, EVEX_W_0F385A_M_0_L_n,
1063         EVEX_W_0F385B_M_0_L_2, EVEX_W_0F38C7_M_0_L_2,
1064         EVEX_W_0F3A18_L_n, EVEX_W_0F3A19_L_n, EVEX_W_0F3A1A_L_2,
1065         EVEX_W_0F3A1B_L_2, EVEX_W_0F3A23_L_n, EVEX_W_0F3A38_L_n,
1066         EVEX_W_0F3A39_L_n, EVEX_W_0F3A3A_L_2, EVEX_W_0F3A3B_L_2,
1067         EVEX_W_0F3A43_L_n): New.
1068         * i386-dis-evex.h (evex_table): Adjust opcode 0F3819, 0F381A,
1069         0F381B, 0F385A, 0F385B, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B,
1070         0F3A23, 0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43 entries.
1071         * i386-dis-evex-len.h (evex_len_table): Link to vex_w_table[]
1072         for opcodes 0F3819, 0F381A, 0F381B, 0F385A, 0F385B, 0F38C7,
1073         0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23, 0F3A38, 0F3A39, 0F3A3A,
1074         0F3A3B, and 0F3A43. Link to reg_table[] for opcodes 0F38C6.
1075         * i386-dis-evex-mod.h: Adjust opcode 0F381A, 0F381B, 0F385A,
1076         0F385B, 0F38C6, and 0F38C7 entries.
1077         * i386-dis-evex-reg.h: No longer link to mod_table[] for opcodes
1078         0F38C6 and 0F38C7.
1079         * i386-dis-evex-w.h: No longer link to evex_len_table[] for
1080         opcodes 0F3819, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23,
1081         0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43. No longer link to
1082         evex_len_table[] for opcodes 0F381A, 0F381B, 0F385A, and 0F385B.
1083
1084 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1085
1086         * opcodes/i386-dis.c (MOD_VEX_W_0_0F41_P_0_LEN_1,
1087         MOD_VEX_W_1_0F41_P_0_LEN_1, MOD_VEX_W_0_0F41_P_2_LEN_1,
1088         MOD_VEX_W_1_0F41_P_2_LEN_1, MOD_VEX_W_0_0F42_P_0_LEN_1,
1089         MOD_VEX_W_1_0F42_P_0_LEN_1, MOD_VEX_W_0_0F42_P_2_LEN_1,
1090         MOD_VEX_W_1_0F42_P_2_LEN_1, MOD_VEX_W_0_0F44_P_0_LEN_1,
1091         MOD_VEX_W_1_0F44_P_0_LEN_1, MOD_VEX_W_0_0F44_P_2_LEN_1,
1092         MOD_VEX_W_1_0F44_P_2_LEN_1, MOD_VEX_W_0_0F45_P_0_LEN_1,
1093         MOD_VEX_W_1_0F45_P_0_LEN_1, MOD_VEX_W_0_0F45_P_2_LEN_1,
1094         MOD_VEX_W_1_0F45_P_2_LEN_1, MOD_VEX_W_0_0F46_P_0_LEN_1,
1095         MOD_VEX_W_1_0F46_P_0_LEN_1, MOD_VEX_W_0_0F46_P_2_LEN_1,
1096         MOD_VEX_W_1_0F46_P_2_LEN_1, MOD_VEX_W_0_0F47_P_0_LEN_1,
1097         MOD_VEX_W_1_0F47_P_0_LEN_1, MOD_VEX_W_0_0F47_P_2_LEN_1,
1098         MOD_VEX_W_1_0F47_P_2_LEN_1, MOD_VEX_W_0_0F4A_P_0_LEN_1,
1099         MOD_VEX_W_1_0F4A_P_0_LEN_1, MOD_VEX_W_0_0F4A_P_2_LEN_1,
1100         MOD_VEX_W_1_0F4A_P_2_LEN_1, MOD_VEX_W_0_0F4B_P_0_LEN_1,
1101         MOD_VEX_W_1_0F4B_P_0_LEN_1, MOD_VEX_W_0_0F4B_P_2_LEN_1,
1102         MOD_VEX_W_0_0F91_P_0_LEN_0, MOD_VEX_W_1_0F91_P_0_LEN_0,
1103         MOD_VEX_W_0_0F91_P_2_LEN_0, MOD_VEX_W_1_0F91_P_2_LEN_0,
1104         MOD_VEX_W_0_0F92_P_0_LEN_0, MOD_VEX_W_0_0F92_P_2_LEN_0,
1105         MOD_VEX_0F92_P_3_LEN_0, MOD_VEX_W_0_0F93_P_0_LEN_0,
1106         MOD_VEX_W_0_0F93_P_2_LEN_0, MOD_VEX_0F93_P_3_LEN_0,
1107         MOD_VEX_W_0_0F98_P_0_LEN_0, MOD_VEX_W_1_0F98_P_0_LEN_0,
1108         MOD_VEX_W_0_0F98_P_2_LEN_0, MOD_VEX_W_1_0F98_P_2_LEN_0,
1109         MOD_VEX_W_0_0F99_P_0_LEN_0, MOD_VEX_W_1_0F99_P_0_LEN_0,
1110         MOD_VEX_W_0_0F99_P_2_LEN_0, MOD_VEX_W_1_0F99_P_2_LEN_0,
1111         PREFIX_VEX_0F41, PREFIX_VEX_0F42, PREFIX_VEX_0F44,
1112         PREFIX_VEX_0F45, PREFIX_VEX_0F46, PREFIX_VEX_0F47,
1113         PREFIX_VEX_0F4A, PREFIX_VEX_0F4B, PREFIX_VEX_0F90,
1114         PREFIX_VEX_0F91, PREFIX_VEX_0F92, PREFIX_VEX_0F93,
1115         PREFIX_VEX_0F98, PREFIX_VEX_0F99, VEX_LEN_0F41_P_0,
1116         VEX_LEN_0F41_P_2, VEX_LEN_0F42_P_0, VEX_LEN_0F42_P_2,
1117         VEX_LEN_0F44_P_0, VEX_LEN_0F44_P_2, VEX_LEN_0F45_P_0,
1118         VEX_LEN_0F45_P_2, VEX_LEN_0F46_P_0, VEX_LEN_0F46_P_2,
1119         VEX_LEN_0F47_P_0, VEX_LEN_0F47_P_2, VEX_LEN_0F4A_P_0,
1120         VEX_LEN_0F4A_P_2, VEX_LEN_0F4B_P_0, VEX_LEN_0F4B_P_2,
1121         VEX_LEN_0F90_P_0, VEX_LEN_0F90_P_2, VEX_LEN_0F91_P_0,
1122         VEX_LEN_0F91_P_2, VEX_LEN_0F92_P_0, VEX_LEN_0F92_P_2,
1123         VEX_LEN_0F92_P_3, VEX_LEN_0F93_P_0, VEX_LEN_0F93_P_2,
1124         VEX_LEN_0F93_P_3, VEX_LEN_0F98_P_0, VEX_LEN_0F98_P_2,
1125         VEX_LEN_0F99_P_0, VEX_LEN_0F99_P_2, VEX_W_0F41_P_0_LEN_1,
1126         VEX_W_0F41_P_2_LEN_1, VEX_W_0F42_P_0_LEN_1,
1127         VEX_W_0F42_P_2_LEN_1, VEX_W_0F44_P_0_LEN_0,
1128         VEX_W_0F44_P_2_LEN_0, VEX_W_0F45_P_0_LEN_1,
1129         VEX_W_0F45_P_2_LEN_1, VEX_W_0F46_P_0_LEN_1,
1130         VEX_W_0F46_P_2_LEN_1, VEX_W_0F47_P_0_LEN_1,
1131         VEX_W_0F47_P_2_LEN_1, VEX_W_0F4A_P_0_LEN_1,
1132         VEX_W_0F4A_P_2_LEN_1, VEX_W_0F4B_P_0_LEN_1,
1133         VEX_W_0F4B_P_2_LEN_1, VEX_W_0F90_P_0_LEN_0,
1134         VEX_W_0F90_P_2_LEN_0, VEX_W_0F91_P_0_LEN_0,
1135         VEX_W_0F91_P_2_LEN_0, VEX_W_0F92_P_0_LEN_0,
1136         VEX_W_0F92_P_2_LEN_0, VEX_W_0F93_P_0_LEN_0,
1137         VEX_W_0F93_P_2_LEN_0, VEX_W_0F98_P_0_LEN_0,
1138         VEX_W_0F98_P_2_LEN_0, VEX_W_0F99_P_0_LEN_0,
1139         VEX_W_0F99_P_2_LEN_0): Delete.
1140         MOD_VEX_0F41_L_1, MOD_VEX_0F42_L_1, MOD_VEX_0F44_L_0,
1141         MOD_VEX_0F45_L_1, MOD_VEX_0F46_L_1, MOD_VEX_0F47_L_1,
1142         MOD_VEX_0F4A_L_1, MOD_VEX_0F4B_L_1, MOD_VEX_0F91_L_0,
1143         MOD_VEX_0F92_L_0, MOD_VEX_0F93_L_0, MOD_VEX_0F98_L_0,
1144         MOD_VEX_0F99_L_0, PREFIX_VEX_0F41_L_1_M_1_W_0,
1145         PREFIX_VEX_0F41_L_1_M_1_W_1, PREFIX_VEX_0F42_L_1_M_1_W_0,
1146         PREFIX_VEX_0F42_L_1_M_1_W_1, PREFIX_VEX_0F44_L_0_M_1_W_0,
1147         PREFIX_VEX_0F44_L_0_M_1_W_1, PREFIX_VEX_0F45_L_1_M_1_W_0,
1148         PREFIX_VEX_0F45_L_1_M_1_W_1, PREFIX_VEX_0F46_L_1_M_1_W_0,
1149         PREFIX_VEX_0F46_L_1_M_1_W_1, PREFIX_VEX_0F47_L_1_M_1_W_0,
1150         PREFIX_VEX_0F47_L_1_M_1_W_1, PREFIX_VEX_0F4A_L_1_M_1_W_0,
1151         PREFIX_VEX_0F4A_L_1_M_1_W_1, PREFIX_VEX_0F4B_L_1_M_1_W_0,
1152         PREFIX_VEX_0F4B_L_1_M_1_W_1, PREFIX_VEX_0F90_L_0_W_0,
1153         PREFIX_VEX_0F90_L_0_W_1, PREFIX_VEX_0F91_L_0_M_0_W_0,
1154         PREFIX_VEX_0F91_L_0_M_0_W_1, PREFIX_VEX_0F92_L_0_M_1_W_0,
1155         PREFIX_VEX_0F92_L_0_M_1_W_1, PREFIX_VEX_0F93_L_0_M_1_W_0,
1156         PREFIX_VEX_0F93_L_0_M_1_W_1, PREFIX_VEX_0F98_L_0_M_1_W_0,
1157         PREFIX_VEX_0F98_L_0_M_1_W_1, PREFIX_VEX_0F99_L_0_M_1_W_0,
1158         PREFIX_VEX_0F99_L_0_M_1_W_1, VEX_LEN_0F41, VEX_LEN_0F42,
1159         VEX_LEN_0F44, VEX_LEN_0F45, VEX_LEN_0F46, VEX_LEN_0F47,
1160         VEX_LEN_0F4A, VEX_LEN_0F4B, VEX_LEN_0F90, VEX_LEN_0F91,
1161         VEX_LEN_0F92, VEX_LEN_0F93, VEX_LEN_0F98, VEX_LEN_0F99,
1162         VEX_W_0F41_L_1_M_1, VEX_W_0F42_L_1_M_1, VEX_W_0F44_L_0_M_1,
1163         VEX_W_0F45_L_1_M_1, VEX_W_0F46_L_1_M_1, VEX_W_0F47_L_1_M_1,
1164         VEX_W_0F4A_L_1_M_1, VEX_W_0F4B_L_1_M_1, VEX_W_0F90_L_0,
1165         VEX_W_0F91_L_0_M_0, VEX_W_0F92_L_0_M_1, VEX_W_0F93_L_0_M_1,
1166         VEX_W_0F98_L_0_M_1, VEX_W_0F99_L_0_M_1): New.
1167         (prefix_table): No longer link to vex_len_table[] for opcodes
1168         0F41, 0F42, 0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91,
1169         0F92, 0F93, 0F98, and 0F99.
1170         (vex_table): Link to vex_len_table[] for opcodes 0F41, 0F42,
1171         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1172         0F98, and 0F99.
1173         (vex_len_table): Link to mod_table[] for opcodes 0F41, 0F42,
1174         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1175         0F98, and 0F99.
1176         (vex_w_table): Link to prefix_table[] for opcodes 0F41, 0F42,
1177         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1178         0F98, and 0F99.
1179         (mod_table): Link to vex_w_table[] for opcodes 0F41, 0F42,
1180         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1181         0F98, and 0F99.
1182
1183 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1184
1185         * opcodes/i386-dis.c (VEX_REG_0F71, VEX_REG_0F72, VEX_REG_0F73):
1186         Rename to REG_VEX_0F71_M_0, REG_VEX_0F72_M_0, and
1187         REG_VEX_0F73_M_0 respectively.
1188         (MOD_VEX_0F71_REG_2, MOD_VEX_0F71_REG_4, MOD_VEX_0F71_REG_6,
1189         MOD_VEX_0F72_REG_2, MOD_VEX_0F72_REG_4, MOD_VEX_0F72_REG_6,
1190         MOD_VEX_0F73_REG_2, MOD_VEX_0F73_REG_3, MOD_VEX_0F73_REG_6,
1191         MOD_VEX_0F73_REG_7): Delete.
1192         (MOD_VEX_0F71, MOD_VEX_0F72, MOD_VEX_0F73): New.
1193         (PREFIX_VEX_0F38F5, PREFIX_VEX_0F38F6, PREFIX_VEX_0F38F7,
1194         PREFIX_VEX_0F3AF0): Rename to PREFIX_VEX_0F38F5_L_0,
1195         PREFIX_VEX_0F38F6_L_0, PREFIX_VEX_0F38F7_L_0,
1196         PREFIX_VEX_0F3AF0_L_0 respectively.
1197         (VEX_LEN_0F38F3_R_1, VEX_LEN_0F38F3_R_2, VEX_LEN_0F38F3_R_3,
1198         VEX_LEN_0F38F5_P_0, VEX_LEN_0F38F5_P_1, VEX_LEN_0F38F5_P_3,
1199         VEX_LEN_0F38F6_P_3, VEX_LEN_0F38F7_P_0, VEX_LEN_0F38F7_P_1,
1200         VEX_LEN_0F38F7_P_2, VEX_LEN_0F38F7_P_3): Delete.
1201         (VEX_LEN_0F38F3, VEX_LEN_0F38F5, VEX_LEN_0F38F6,
1202         VEX_LEN_0F38F7): New.
1203         (VEX_LEN_0F3AF0_P_3): Rename to VEX_LEN_0F3AF0.
1204         (reg_table): No longer link to mod_table[] for VEX opcodes 0F71,
1205         0F72, and 0F73. No longer link to vex_len_table[] for opcode
1206         0F38F3.
1207         (prefix_table): No longer link to vex_len_table[] for opcodes
1208         0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1209         (vex_table): Link to mod_table[] for opcodes 0F71, 0F72, and
1210         0F73. Link to vex_len_table[] for opcodes 0F38F3, 0F38F5,
1211         0F38F6, 0F38F7, and 0F3AF0.
1212         (vex_len_table): Link to reg_table[] for opcode 0F38F3. Link to
1213         prefix_table[] for opcodes 0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1214         (mod_table): Link to reg_table[] for VEX opcodes 0F71, 0F72, and
1215         0F73.
1216
1217 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1218
1219         * opcodes/i386-dis.c (REG_0F71, REG_0F72, REG_0F73): Rename to
1220         REG_0F71_MOD_0, REG_0F72_MOD_0, and REG_0F73_MOD_0 respectively.
1221         (MOD_0F71_REG_2, MOD_0F71_REG_4, MOD_0F71_REG_6, MOD_0F72_REG_2,
1222         MOD_0F72_REG_4, MOD_0F72_REG_6, MOD_0F73_REG_2, MOD_0F73_REG_3,
1223         MOD_0F73_REG_6, MOD_0F73_REG_7): Delete.
1224         (MOD_0F71, MOD_0F72, MOD_0F73): New.
1225         (dis386_twobyte): Link to mod_table[] for opcodes 71, 72, and
1226         73.
1227         (reg_table): No longer link to mod_table[] for opcodes 0F71,
1228         0F72, and 0F73.
1229         (mod_table): Link to reg_table[] for opcodes 0F71, 0F72, and
1230         0F73.
1231
1232 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1233
1234         * opcodes/i386-dis.c (MOD_0F18_REG_4, MOD_0F18_REG_5,
1235         MOD_0F18_REG_6, MOD_0F18_REG_7): Delete.
1236         (reg_table): Don't link to mod_table[] where not needed. Add
1237         PREFIX_IGNORED to nop entries.
1238         (prefix_table): Replace PREFIX_OPCODE in nop entries.
1239         (mod_table): Add nop entries next to prefetch ones. Drop
1240         MOD_0F18_REG_4, MOD_0F18_REG_5, MOD_0F18_REG_6, and
1241         MOD_0F18_REG_7 entries. Add PREFIX_IGNORED to nop entries.
1242         (rm_table): Add PREFIX_IGNORED to nop entries. Drop
1243         PREFIX_OPCODE from endbr* entries.
1244         (get_valid_dis386): Also consider entry's name when zapping
1245         vindex.
1246         (print_insn): Handle PREFIX_IGNORED.
1247
1248 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1249
1250         * opcodes/i386-gen.c (opcode_modifiers): Delete NoTrackPrefixOk,
1251         IsLockable, RepPrefixOk, and HLEPrefixOk elements. Add PrefixOk
1252         element.
1253         * opcodes/i386-opc.h (NoTrackPrefixOk, IsLockable, HLEPrefixNone,
1254         HLEPrefixLock, HLEPrefixAny, HLEPrefixRelease): Delete.
1255         (PrefixNone, PrefixRep, PrefixHLERelease, PrefixNoTrack,
1256         PrefixLock, PrefixHLELock, PrefixHLEAny): Define.
1257         (struct i386_opcode_modifier): Delete notrackprefixok,
1258         islockable, hleprefixok, and repprefixok fields. Add prefixok
1259         field.
1260         * opcodes/i386-opc.tbl (RepPrefixOk, LockPrefixOk, HLEPrefixAny,
1261         HLEPrefixLock, HLEPrefixRelease, NoTrackPrefixOk): Define.
1262         (mov, xchg, add, inc, sub, dec, sbb, and, or, xor, adc, neg,
1263         not, btc, btr, bts, xadd, cmpxchg, cmpxchg8b, movq, cmpxchg16b):
1264         Replace HLEPrefixOk.
1265         * opcodes/i386-tbl.h: Re-generate.
1266
1267 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1268
1269         * opcodes/i386-dis.c (dis386_twobyte): Add %LQ to sysexit.
1270         * opcodes/i386-opc.tbl (sysexit): Drop No_lSuf and No_qSuf from
1271         64-bit form.
1272         * opcodes/i386-tbl.h: Re-generate.
1273
1274 2021-03-03  Jan Beulich  <jbeulich@suse.com>
1275
1276         * i386-gen.c (output_i386_opcode): Don't get operand count. Look
1277         for {} instead of {0}. Don't look for '0'.
1278         * i386-opc.tbl: Drop operand count field. Drop redundant operand
1279         size specifiers.
1280
1281 2021-02-19  Nelson Chu  <nelson.chu@sifive.com>
1282
1283         PR 27158
1284         * riscv-dis.c (print_insn_args): Updated encoding macros.
1285         * riscv-opc.c (MASK_RVC_IMM): defined to ENCODE_CITYPE_IMM.
1286         (match_c_addi16sp): Updated encoding macros.
1287         (match_c_lui): Likewise.
1288         (match_c_lui_with_hint): Likewise.
1289         (match_c_addi4spn): Likewise.
1290         (match_c_slli): Likewise.
1291         (match_slli_as_c_slli): Likewise.
1292         (match_c_slli64): Likewise.
1293         (match_srxi_as_c_srxi): Likewise.
1294         (riscv_insn_types): Added .insn css/cl/cs.
1295
1296 2021-02-18  Nelson Chu  <nelson.chu@sifive.com>
1297
1298         * riscv-dis.c: Included cpu-riscv.h, and removed elfxx-riscv.h.
1299         (default_priv_spec): Updated type to riscv_spec_class.
1300         (parse_riscv_dis_option): Updated.
1301         * riscv-opc.c: Moved stuff and make the file tidy.
1302
1303 2021-02-17  Alan Modra  <amodra@gmail.com>
1304
1305         * wasm32-dis.c: Include limits.h.
1306         (CHAR_BIT): Provide backup define.
1307         (wasm_read_leb128): Use CHAR_BIT to size "result" in bits.
1308         Correct signed overflow checking.
1309
1310 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1311
1312         * i386-opc.tbl: Split CVTPI2PD template. Add SSE2AVX variant.
1313         * i386-tbl.h: Re-generate.
1314
1315 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1316
1317         * i386-gen.c (set_bitfield): Don't look for CpuFP, Mmword, nor
1318         Oword.
1319         * i386-opc.tbl (CpuFP, Mmword, Oword): Define.
1320
1321 2021-02-15  Andreas Krebbel  <krebbel@linux.ibm.com>
1322
1323         * s390-mkopc.c (main): Accept arch14 as cpu string.
1324         * s390-opc.txt: Add new arch14 instructions.
1325
1326 2021-02-04  Nick Alcock  <nick.alcock@oracle.com>
1327
1328         * configure.ac (SHARED_LIBADD): Remove explicit -lintl population in
1329         favour of LIBINTL.
1330         * configure: Regenerated.
1331
1332 2021-02-08  Mike Frysinger  <vapier@gentoo.org>
1333
1334         * tic54x-dis.c (sprint_mmr): Change to tic54x_mmregs.
1335         * tic54x-opc.c (regs): Rename to ...
1336         (tic54x_regs): ... this.
1337         (mmregs): Rename to ...
1338         (tic54x_mmregs): ... this.
1339         (condition_codes): Rename to ...
1340         (tic54x_condition_codes): ... this.
1341         (cc2_codes): Rename to ...
1342         (tic54x_cc2_codes): ... this.
1343         (cc3_codes): Rename to ...
1344         (tic54x_cc3_codes): ... this.
1345         (status_bits): Rename to ...
1346         (tic54x_status_bits): ... this.
1347         (misc_symbols): Rename to ...
1348         (tic54x_misc_symbols): ... this.
1349
1350 2021-02-04  Nelson Chu  <nelson.chu@sifive.com>
1351
1352         * riscv-opc.c (MASK_RVB_IMM): Removed.
1353         (riscv_opcodes): Removed zb* instructions.
1354         (riscv_ext_version_table): Removed versions for zb*.
1355
1356 2021-01-26  Alan Modra  <amodra@gmail.com>
1357
1358         * i386-gen.c (parse_template): Ensure entire template_instance
1359         is initialised.
1360
1361 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1362
1363         * riscv-opc.c (riscv_gpr_names_abi): Aligned the code.
1364         (riscv_fpr_names_abi): Likewise.
1365         (riscv_opcodes): Likewise.
1366         (riscv_insn_types): Likewise.
1367
1368 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1369
1370         * riscv-dis.c (parse_riscv_dis_option): Fix typos of message.
1371
1372 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1373
1374         * riscv-dis.c: Comments tidy and improvement.
1375         * riscv-opc.c: Likewise.
1376
1377 2021-01-13  Alan Modra  <amodra@gmail.com>
1378
1379         * Makefile.in: Regenerate.
1380
1381 2021-01-12  H.J. Lu  <hongjiu.lu@intel.com>
1382
1383         PR binutils/26792
1384         * configure.ac: Use GNU_MAKE_JOBSERVER.
1385         * aclocal.m4: Regenerated.
1386         * configure: Likewise.
1387
1388 2021-01-12  Nick Clifton  <nickc@redhat.com>
1389
1390         * po/sr.po: Updated Serbian translation.
1391
1392 2021-01-11  H.J. Lu  <hongjiu.lu@intel.com>
1393
1394         PR ld/27173
1395         * configure: Regenerated.
1396
1397 2021-01-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
1398
1399         * aarch64-asm-2.c: Regenerate.
1400         * aarch64-dis-2.c: Likewise.
1401         * aarch64-opc-2.c: Likewise.
1402         * aarch64-opc.c (aarch64_print_operand):
1403         Delete handling of AARCH64_OPND_CSRE_CSR.
1404         * aarch64-tbl.h (aarch64_feature_csre): Delete.
1405         (CSRE): Likewise.
1406         (_CSRE_INSN): Likewise.
1407         (aarch64_opcode_table): Delete csr.
1408
1409 2021-01-11  Nick Clifton  <nickc@redhat.com>
1410
1411         * po/de.po: Updated German translation.
1412         * po/fr.po: Updated French translation.
1413         * po/pt_BR.po: Updated Brazilian Portuguese translation.
1414         * po/sv.po: Updated Swedish translation.
1415         * po/uk.po: Updated Ukranian translation.
1416
1417 2021-01-09  H.J. Lu  <hongjiu.lu@intel.com>
1418
1419         * configure: Regenerated.
1420
1421 2021-01-09  Nick Clifton  <nickc@redhat.com>
1422
1423         * configure: Regenerate.
1424         * po/opcodes.pot: Regenerate.
1425
1426 2021-01-09  Nick Clifton  <nickc@redhat.com>
1427
1428         * 2.36 release branch crated.
1429
1430 2021-01-08  Peter Bergner  <bergner@linux.ibm.com>
1431
1432         * ppc-opc.c (insert_dw, (extract_dw): New functions.
1433         (DW, (XRC_MASK): Define.
1434         (powerpc_opcodes) <hashchk, hashchkp, hashst, haststp>: New mnemonics.
1435
1436 2021-01-09  Alan Modra  <amodra@gmail.com>
1437
1438         * configure: Regenerate.
1439
1440 2021-01-08  Nick Clifton  <nickc@redhat.com>
1441
1442         * po/sv.po: Updated Swedish translation.
1443
1444 2021-01-08  Nick Clifton  <nickc@redhat.com>
1445
1446         PR 27129
1447         * aarch64-dis.c (determine_disassembling_preference): Move call to
1448         aarch64_match_operands_constraint outside of the assertion.
1449         * aarch64-asm.c (aarch64_ins_limm_1): Remove call to assert.
1450         Replace with a return of FALSE.
1451
1452         PR 27139
1453         * aarch64-opc.c (aarch64_sys_regs): Treat id_aa64mmfr2_el1 as a
1454         core system register.
1455
1456 2021-01-07  Samuel Thibault  <samuel.thibault@gnu.org>
1457
1458         * configure: Regenerate.
1459
1460 2021-01-07  Nick Clifton  <nickc@redhat.com>
1461
1462         * po/fr.po: Updated French translation.
1463
1464 2021-01-07  Fredrik Noring  <noring@nocrew.org>
1465
1466         * m68k-opc.c (chkl): Change minimum architecture requirement to
1467         m68020.
1468
1469 2021-01-07  Philipp Tomsich  <prt@gnu.org>
1470
1471         * riscv-opc.c (riscv_opcodes): Add pause hint instruction.
1472
1473 2021-01-07  Claire Xenia Wolf  <claire@symbioticeda.com>
1474             Jim Wilson  <jimw@sifive.com>
1475             Andrew Waterman  <andrew@sifive.com>
1476             Maxim Blinov  <maxim.blinov@embecosm.com>
1477             Kito Cheng  <kito.cheng@sifive.com>
1478             Nelson Chu  <nelson.chu@sifive.com>
1479
1480         * riscv-opc.c (riscv_opcodes): Add ZBA/ZBB/ZBC instructions.
1481         (MASK_RVB_IMM): Used for rev8 and orc.b encoding.
1482
1483 2021-01-01  Alan Modra  <amodra@gmail.com>
1484
1485         Update year range in copyright notice of all files.
1486
1487 For older changes see ChangeLog-2020
1488 \f
1489 Copyright (C) 2021-2024 Free Software Foundation, Inc.
1490
1491 Copying and distribution of this file, with or without modification,
1492 are permitted in any medium without royalty provided the copyright
1493 notice and this notice are preserved.
1494
1495 Local Variables:
1496 mode: change-log
1497 left-margin: 8
1498 fill-column: 74
1499 version-control: never
1500 End: