include/opcode/ChangeLog

   1 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
   2
   3         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
   4
   5 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
   6
   7         * m68k.h (mcfisa_c): New.
   8         (mcfusp, mcf_mask): Adjust.
   9
  10 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
  11
  12         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
  13         (num_powerpc_operands): Declare.
  14         (PPC_OPERAND_SIGNED et al): Redefine as hex.
  15         (PPC_OPERAND_PLUS1): Define.
  16
  17 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
  18
  19         * i386.h (REX_MODE64): Renamed to ...
  20         (REX_W): This.
  21         (REX_EXTX): Renamed to ...
  22         (REX_R): This.
  23         (REX_EXTY): Renamed to ...
  24         (REX_X): This.
  25         (REX_EXTZ): Renamed to ...
  26         (REX_B): This.
  27
  28 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
  29
  30         * i386.h: Add entries from config/tc-i386.h and move tables
  31         to opcodes/i386-opc.h.
  32
  33 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
  34
  35         * i386.h (FloatDR): Removed.
  36         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
  37
  38 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
  39
  40         * spu-insns.h: Add soma double-float insns.
  41
  42 2007-02-20  Thiemo Seufer  <ths@mips.com>
  43             Chao-Ying Fu  <fu@mips.com>
  44
  45         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
  46         (INSN_DSPR2): Add flag for DSP R2 instructions.
  47         (M_BALIGN): New macro.
  48
  49 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
  50
  51         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
  52         and Seg3ShortFrom with Shortform.
  53
  54 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
  55
  56         PR gas/4027
  57         * i386.h (i386_optab): Put the real "test" before the pseudo
  58         one.
  59
  60 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
  61
  62         * m68k.h (m68010up): OR fido_a.
  63
  64 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
  65
  66         * m68k.h (fido_a): New.
  67
  68 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
  69
  70         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
  71         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
  72         values.
  73
  74 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
  75
  76         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
  77
  78 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
  79
  80         * score-inst.h (enum score_insn_type): Add Insn_internal.
  81
  82 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
  83             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
  84             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
  85             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
  86             Alan Modra  <amodra@bigpond.net.au>
  87
  88         * spu-insns.h: New file.
  89         * spu.h: New file.
  90
  91 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
  92
  93         * ppc.h (PPC_OPCODE_CELL): Define.
  94
  95 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
  96
  97         * i386.h :  Modify opcode to support for the change in POPCNT opcode
  98         in amdfam10 architecture.
  99
 100 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 101
 102         * i386.h: Replace CpuMNI with CpuSSSE3.
 103
 104 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 105             Joseph Myers  <joseph@codesourcery.com>
 106             Ian Lance Taylor  <ian@wasabisystems.com>
 107             Ben Elliston  <bje@wasabisystems.com>
 108
 109         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 110
 111 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 112
 113         * score-datadep.h: New file.
 114         * score-inst.h: New file.
 115
 116 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 117
 118         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 119         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 120         movdq2q and movq2dq.
 121
 122 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 123            Michael Meissner             <michael.meissner@amd.com>
 124
 125         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 126
 127 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 128
 129         * i386.h (i386_optab): Add "nop" with memory reference.
 130
 131 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 132
 133         * i386.h (i386_optab): Update comment for 64bit NOP.
 134
 135 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 136             Anton Blanchard  <anton@samba.org>
 137
 138         * ppc.h (PPC_OPCODE_POWER6): Define.
 139         Adjust whitespace.
 140
 141 2006-06-05  Thiemo Seufer  <ths@mips.com>
 142
 143         * mips.h: Improve description of MT flags.
 144
 145 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 146
 147         * m68k.h (mcf_mask): Define.
 148
 149 2006-05-05  Thiemo Seufer  <ths@mips.com>
 150             David Ung  <davidu@mips.com>
 151
 152         * mips.h (enum): Add macro M_CACHE_AB.
 153
 154 2006-05-04  Thiemo Seufer  <ths@mips.com>
 155             Nigel Stephens  <nigel@mips.com>
 156             David Ung  <davidu@mips.com>
 157
 158         * mips.h: Add INSN_SMARTMIPS define.
 159
 160 2006-04-30  Thiemo Seufer  <ths@mips.com>
 161             David Ung  <davidu@mips.com>
 162
 163         * mips.h: Defines udi bits and masks.  Add description of
 164         characters which may appear in the args field of udi
 165         instructions.
 166
 167 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 168
 169         * mips.h: Improve comments describing the bitfield instruction
 170         fields.
 171
 172 2006-04-26  Julian Brown  <julian@codesourcery.com>
 173
 174         * arm.h (FPU_VFP_EXT_V3): Define constant.
 175         (FPU_NEON_EXT_V1): Likewise.
 176         (FPU_VFP_HARD): Update.
 177         (FPU_VFP_V3): Define macro.
 178         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 179
 180 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 181
 182         * avr.h (AVR_ISA_PWMx): New.
 183
 184 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 185
 186         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 187         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 188         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 189         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 190         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 191
 192 2006-03-10  Paul Brook  <paul@codesourcery.com>
 193
 194         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 195
 196 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 197
 198         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 199         first.  Correct mask of bb "B" opcode.
 200
 201 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 202
 203         * i386.h (i386_optab): Support Intel Merom New Instructions.
 204
 205 2006-02-24  Paul Brook  <paul@codesourcery.com>
 206
 207         * arm.h: Add V7 feature bits.
 208
 209 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 210
 211         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 212
 213 2006-01-31  Paul Brook  <paul@codesourcery.com>
 214         Richard Earnshaw <rearnsha@arm.com>
 215
 216         * arm.h: Use ARM_CPU_FEATURE.
 217         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 218         (arm_feature_set): Change to a structure.
 219         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 220         ARM_FEATURE): New macros.
 221
 222 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 223
 224         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 225         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 226         (ADD_PC_INCR_OPCODE): Don't define.
 227
 228 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 229
 230         PR gas/1874
 231         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 232
 233 2005-11-14  David Ung  <davidu@mips.com>
 234
 235         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 236         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 237         save/restore encoding of the args field.
 238
 239 2005-10-28  Dave Brolley  <brolley@redhat.com>
 240
 241         Contribute the following changes:
 242         2005-02-16  Dave Brolley  <brolley@redhat.com>
 243
 244         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 245         cgen_isa_mask_* to cgen_bitset_*.
 246         * cgen.h: Likewise.
 247
 248         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 249
 250         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 251         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 252         (CGEN_CPU_TABLE): Make isas a ponter.
 253
 254         2003-09-29  Dave Brolley  <brolley@redhat.com>
 255
 256         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 257         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 258         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 259
 260         2002-12-13  Dave Brolley  <brolley@redhat.com>
 261
 262         * cgen.h (symcat.h): #include it.
 263         (cgen-bitset.h): #include it.
 264         (CGEN_ATTR_VALUE_TYPE): Now a union.
 265         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 266         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 267         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 268         * cgen-bitset.h: New file.
 269
 270 2005-09-30  Catherine Moore  <clm@cm00re.com>
 271
 272         * bfin.h: New file.
 273
 274 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 275
 276         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 277         indirect operands.
 278
 279 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 280
 281         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 282         Add FLAG_STRICT to pa10 ftest opcode.
 283
 284 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 285
 286         * hppa.h (pa_opcodes): Remove lha entries.
 287
 288 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 289
 290         * hppa.h (FLAG_STRICT): Revise comment.
 291         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 292         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 293         entries for "fdc".
 294
 295 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 296
 297         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 298
 299 2005-09-06  Chao-ying Fu  <fu@mips.com>
 300
 301         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 302         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 303         define.
 304         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 305         (INSN_ASE_MASK): Update to include INSN_MT.
 306         (INSN_MT): New define for MT ASE.
 307
 308 2005-08-25  Chao-ying Fu  <fu@mips.com>
 309
 310         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 311         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 312         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 313         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 314         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 315         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 316         instructions.
 317         (INSN_DSP): New define for DSP ASE.
 318
 319 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 320
 321         * a29k.h: Delete.
 322
 323 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 324
 325         * ppc.h (PPC_OPCODE_E300): Define.
 326
 327 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 328
 329         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 330
 331 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 332
 333         PR gas/336
 334         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 335         and pitlb.
 336
 337 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 338
 339         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 340         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 341         Add movq-s as 64-bit variants of movd-s.
 342
 343 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 344
 345         * hppa.h: Fix punctuation in comment.
 346
 347         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 348         implicit space-register addressing.  Set space-register bits on opcodes
 349         using implicit space-register addressing.  Add various missing pa20
 350         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 351         space-register addressing.  Use "fE" instead of "fe" in various
 352         fstw opcodes.
 353
 354 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 355
 356         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 357
 358 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 359
 360         * i386.h (i386_optab): Support Intel VMX Instructions.
 361
 362 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 363
 364         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 365
 366 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 367
 368         * i386.h (i386_optab): Add new insns.
 369
 370 2005-07-01  Nick Clifton  <nickc@redhat.com>
 371
 372         * sparc.h: Add typedefs to structure declarations.
 373
 374 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 375
 376         PR 1013
 377         * i386.h (i386_optab): Update comments for 64bit addressing on
 378         mov. Allow 64bit addressing for mov and movq.
 379
 380 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 381
 382         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 383         respectively, in various floating-point load and store patterns.
 384
 385 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 386
 387         * hppa.h (FLAG_STRICT): Correct comment.
 388         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 389         PA 2.0 mneumonics when equivalent.  Entries with cache control
 390         completers now require PA 1.1.  Adjust whitespace.
 391
 392 2005-05-19  Anton Blanchard  <anton@samba.org>
 393
 394         * ppc.h (PPC_OPCODE_POWER5): Define.
 395
 396 2005-05-10  Nick Clifton  <nickc@redhat.com>
 397
 398         * Update the address and phone number of the FSF organization in
 399         the GPL notices in the following files:
 400         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 401         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 402         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 403         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 404         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 405         tic54x.h, tic80.h, v850.h, vax.h
 406
 407 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 408
 409         * i386.h (i386_optab): Add ht and hnt.
 410
 411 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 412
 413         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 414         Add xcrypt-ctr.  Provide aliases without hyphens.
 415
 416 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 417
 418         Moved from ../ChangeLog
 419
 420         2005-04-12  Paul Brook  <paul@codesourcery.com>
 421         * m88k.h: Rename psr macros to avoid conflicts.
 422
 423         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 424         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 425         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 426         and ARM_ARCH_V6ZKT2.
 427
 428         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 429         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 430         Remove redundant instruction types.
 431         (struct argument): X_op - new field.
 432         (struct cst4_entry): Remove.
 433         (no_op_insn): Declare.
 434
 435         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 436         * crx.h (enum argtype): Rename types, remove unused types.
 437
 438         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 439         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 440         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 441         (enum operand_type): Rearrange operands, edit comments.
 442         replace us<N> with ui<N> for unsigned immediate.
 443         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 444         displacements (respectively).
 445         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 446         (instruction type): Add NO_TYPE_INS.
 447         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 448         (operand_entry): New field - 'flags'.
 449         (operand flags): New.
 450
 451         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 452         * crx.h (operand_type): Remove redundant types i3, i4,
 453         i5, i8, i12.
 454         Add new unsigned immediate types us3, us4, us5, us16.
 455
 456 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 457
 458         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 459         adjust them accordingly.
 460
 461 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 462
 463         * i386.h (i386_optab): Add rdtscp.
 464
 465 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 466
 467         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 468         between memory and segment register. Allow movq for moving between
 469         general-purpose register and segment register.
 470
 471 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 472
 473         PR gas/707
 474         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 475         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 476         fnstsw.
 477
 478 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 479
 480         * m68k.h (m68008, m68ec030, m68882): Remove.
 481         (m68k_mask): New.
 482         (cpu_m68k, cpu_cf): New.
 483         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 484         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 485
 486 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 487
 488         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 489         * cgen.h (enum cgen_parse_operand_type): Add
 490         CGEN_PARSE_OPERAND_SYMBOLIC.
 491
 492 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 493
 494         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 495         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 496         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 497
 498 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 499
 500         * mips.h (struct mips_opcode): Add new pinfo2 member.
 501         (INSN_ALIAS): New define for opcode table entries that are
 502         specific instances of another entry, such as 'move' for an 'or'
 503         with a zero operand.
 504         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 505         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 506
 507 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 508
 509         * mips.h (CPU_RM9000): Define.
 510         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 511
 512 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 513
 514         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 515         to/from test registers are illegal in 64-bit mode. Add missing
 516         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 517         (previously one had to explicitly encode a rex64 prefix). Re-enable
 518         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 519         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 520
 521 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 522
 523         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 524         available only with SSE2. Change the MMX additions introduced by SSE
 525         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 526         instructions by their now designated identifier (since combining i686
 527         and 3DNow! does not really imply 3DNow!A).
 528
 529 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 530
 531         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 532         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 533
 534 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 535             Vineet Sharma      <vineets@noida.hcltech.com>
 536
 537         * maxq.h: New file: Disassembly information for the maxq port.
 538
 539 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 540
 541         * i386.h (i386_optab): Put back "movzb".
 542
 543 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 544
 545         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 546         comments.  Remove member cris_ver_sim.  Add members
 547         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 548         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 549         (struct cris_support_reg, struct cris_cond15): New types.
 550         (cris_conds15): Declare.
 551         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 552         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 553         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 554         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 555         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 556         SIZE_FIELD_UNSIGNED.
 557
 558 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 559
 560         * i386.h (sldx_Suf): Remove.
 561         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 562         (q_FP): Define, implying no REX64.
 563         (x_FP, sl_FP): Imply FloatMF.
 564         (i386_optab): Split reg and mem forms of moving from segment registers
 565         so that the memory forms can ignore the 16-/32-bit operand size
 566         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 567         all non-floating-point instructions. Unite 32- and 64-bit forms of
 568         movsx, movzx, and movd. Adjust floating point operations for the above
 569         changes to the *FP macros. Add DefaultSize to floating point control
 570         insns operating on larger memory ranges. Remove left over comments
 571         hinting at certain insns being Intel-syntax ones where the ones
 572         actually meant are already gone.
 573
 574 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 575
 576         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 577         instruction type.
 578
 579 2004-09-30  Paul Brook  <paul@codesourcery.com>
 580
 581         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 582         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 583
 584 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 585
 586         * avr.h: Add support for
 587         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 588
 589 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 590
 591         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 592
 593 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 594
 595         * msp430.h (msp430_opc): Add new instructions.
 596         (msp430_rcodes): Declare new instructions.
 597         (msp430_hcodes): Likewise..
 598
 599 2004-08-13  Nick Clifton  <nickc@redhat.com>
 600
 601         PR/301
 602         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 603         processors.
 604
 605 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 606
 607         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 608
 609 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 610
 611         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 612
 613 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 614
 615         * i386.h: Adjust instruction descriptions to better match the
 616         specification.
 617
 618 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 619
 620         * arm.h: Remove all old content.  Replace with architecture defines
 621         from gas/config/tc-arm.c.
 622
 623 2004-07-09  Andreas Schwab  <schwab@suse.de>
 624
 625         * m68k.h: Fix comment.
 626
 627 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 628
 629         * crx.h: New file.
 630
 631 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 632
 633         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 634
 635 2004-05-24  Peter Barada  <peter@the-baradas.com>
 636
 637         * m68k.h: Add 'size' to m68k_opcode.
 638
 639 2004-05-05  Peter Barada  <peter@the-baradas.com>
 640
 641         * m68k.h: Switch from ColdFire chip name to core variant.
 642
 643 2004-04-22  Peter Barada  <peter@the-baradas.com>
 644
 645         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 646         descriptions for new EMAC cases.
 647         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 648         handle Motorola MAC syntax.
 649         Allow disassembly of ColdFire V4e object files.
 650
 651 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 652
 653         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 654
 655 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 656
 657         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 658
 659 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 660
 661         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 662
 663 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 664
 665         * i386.h (i386_optab): Added xstore/xcrypt insns.
 666
 667 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 668
 669         * h8300.h (32bit ldc/stc): Add relaxing support.
 670
 671 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 672
 673         * h8300.h (BITOP): Pass MEMRELAX flag.
 674
 675 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 676
 677         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 678         except for the H8S.
 679
 680 For older changes see ChangeLog-9103
 681 \f
 682 Local Variables:
 683 mode: change-log
 684 left-margin: 8
 685 fill-column: 74
 686 version-control: never
 687 End: