opcodes/ChangeLog

   1 2011-10-10  Nick Clifton  <nickc@redhat.com>
   2
   3         * po/es.po: Updated Spanish translation.
   4         * po/fi.po: Updated Finnish translation.
   5
   6 2011-09-28  Jan Beulich  <jbeulich@suse.com>
   7
   8         * ppc-opc.c (insert_nbi, insert_rbx, FRAp, FRBp, FRSp, FRTp, NBI, RAX,
   9         RBX): New.
  10         (insert_bo, insert_boe): Reject bcctr with bit 2 in bo unset.
  11         (powerpc_opcodes): Use RAX for second and RBXC for third operand of
  12         lswx. Use NBI for third operand of lswi. Use FRTp for first operand of
  13         lfdp and lfdpx. Use FRSp for first operand of stfdp and stfdpx, and
  14         mark them as invalid on POWER7. Use FRTp, FRAp, and FRBp repsectively
  15         on DFP quad instructions.
  16
  17 2011-09-27  David S. Miller  <davem@davemloft.net>
  18
  19         * sparc-opc.c (sparc_opcodes): Fix random instruction to write
  20         to a float instead of an integer register.
  21
  22 2011-09-26  David S. Miller  <davem@davemloft.net>
  23
  24         * sparc-opc.c (sparc_opcodes): Add integer multiply-add
  25         instructions.
  26
  27 2011-09-21  David S. Miller  <davem@davemloft.net>
  28
  29         * sparc-opc.c (sparc_opcodes): Annotate table with HWCAP flag
  30         bits.  Fix "fchksm16" mnemonic.
  31
  32 2011-09-08  Mark Fortescue <mark@mtfhpc.demon.co.uk>
  33
  34         The changes below bring 'mov' and 'ticc' instructions into line
  35         with the V8 SPARC Architecture Manual.
  36         * sparc-opc.c (sparc_opcodes): Add entry for 'ticc imm + regrs1'.
  37         * sparc-opc.c (sparc_opcodes): Add alias entries for
  38         'mov regrs2,%asrX'; 'mov regrs2,%y'; 'mov regrs2,%prs';
  39         'mov regrs2,%wim' and 'mov regrs2,%tbr'.
  40         * sparc-opc.c (sparc_opcodes): Move/Change entries for
  41         'mov imm,%asrX'; 'mov imm,%y'; 'mov imm,%prs'; 'mov imm,%wim'
  42         and 'mov imm,%tbr'.
  43         * sparc-opc.c (sparc_opcodes): Add wr alias entries to match above
  44         mov aliases.
  45
  46         * sparc-opc.c (sparc_opcodes): Add entry for 'save simm13,regrs1,regrd'
  47         This has been reported as being accepted by the Sun assmebler.
  48
  49 2011-09-08  David S. Miller  <davem@davemloft.net>
  50
  51         * sparc-opc.c (pdistn): Destination is integer not float register.
  52
  53 2011-09-07  Andreas Schwab  <schwab@linux-m68k.org>
  54
  55         PR gas/13145
  56         * m68k-opc.c: Use "y" in moveml pattern for mcfisa_a.
  57
  58 2011-08-26  Nick Clifton  <nickc@redhat.com>
  59
  60         * po/es.po: Updated Spanish translation.
  61
  62 2011-08-22  Nick Clifton  <nickc@redhat.com>
  63
  64         * Makefile.am (CPUDIR): Redfine to point to top level cpu
  65         directory.
  66         (stamp-frv): Use CPUDIR.
  67         (stamp-iq2000): Likewise.
  68         (stamp-lm32): Likewise.
  69         (stamp-m32c): Likewise.
  70         (stamp-mt): Likewise.
  71         (stamp-xc16x): Likewise.
  72         * Makefile.in: Regenerate.
  73
  74 2011-08-09  Chao-ying Fu  <fu@mips.com>
  75             Maciej W. Rozycki  <macro@codesourcery.com>
  76
  77         * mips-dis.c (mips_arch_choices): Enable MCU for "mips32r2"
  78         and "mips64r2".
  79         (print_insn_args, print_insn_micromips): Handle MCU.
  80         * micromips-opc.c (MC): New macro.
  81         (micromips_opcodes): Add "aclr", "aset" and "iret".
  82         * mips-opc.c (MC): New macro.
  83         (mips_builtin_opcodes): Add "aclr", "aset" and "iret".
  84
  85 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
  86
  87         * micromips-opc.c (MOD_mb, MOD_mc, MOD_md): Remove macros.
  88         (MOD_me, MOD_mf, MOD_mg, MOD_mhi, MOD_mj, MOD_ml): Likewise.
  89         (MOD_mm, MOD_mn, MOD_mp, MOD_mq, MOD_sp): Likewise.
  90         (WR_mb, RD_mc, RD_md, WR_md, RD_me, RD_mf, WR_mf): New macros.
  91         (RD_mg, WR_mhi, RD_mj, WR_mj, RD_ml, RD_mmn): Likewise.
  92         (RD_mp, WR_mp, RD_mq, RD_sp, WR_sp): Likewise.
  93         (WR_s): Update macro.
  94         (micromips_opcodes): Update register use flags of: "addiu",
  95         "addiupc", "addiur1sp", "addiur2", "addius5", "addiusp", "addu",
  96         "and", "andi", "beq", "beqz", "bne", "bnez", "di", "ei", "j",
  97         "jalr", "jalrs", "jr", "jraddiusp", "jrc", "lbu", "lhu", "li",
  98         "lui", "lw", "lwm", "mfhi", "mflo", "move", "movep", "not",
  99         "nor", "or", "ori", "sb", "sh", "sll", "srl", "subu", "sw",
 100         "swm" and "xor" instructions.
 101
 102 2011-08-05  David S. Miller  <davem@davemloft.net>
 103
 104         * sparc-dis.c (v9a_ast_reg_names): Add "cps".
 105         (X_RS3): New macro.
 106         (print_insn_sparc): Handle '4', '5', and '(' format codes.
 107         Accept %asr numbers below 28.
 108         * sparc-opc.c (sparc_opcodes): Add entries for HPC and VIS3
 109         instructions.
 110
 111 2011-08-02  Quentin Neill  <quentin.neill@amd.com>
 112
 113         * i386-dis.c (xop_table): Remove spurious bextr insn.
 114
 115 2011-08-01  H.J. Lu  <hongjiu.lu@intel.com>
 116
 117         PR ld/13048
 118         * i386-dis.c (print_insn): Optimize info->mach check.
 119
 120 2011-08-01  H.J. Lu  <hongjiu.lu@intel.com>
 121
 122         PR gas/13046
 123         * i386-opc.tbl: Add Disp32S to 64bit call.
 124         * i386-tbl.h: Regenerated.
 125
 126 2011-07-24  Chao-ying Fu  <fu@mips.com>
 127             Maciej W. Rozycki  <macro@codesourcery.com>
 128
 129         * micromips-opc.c: New file.
 130         * mips-dis.c (micromips_to_32_reg_b_map): New array.
 131         (micromips_to_32_reg_c_map, micromips_to_32_reg_d_map): Likewise.
 132         (micromips_to_32_reg_e_map, micromips_to_32_reg_f_map): Likewise.
 133         (micromips_to_32_reg_g_map, micromips_to_32_reg_l_map): Likewise.
 134         (micromips_to_32_reg_q_map): Likewise.
 135         (micromips_imm_b_map, micromips_imm_c_map): Likewise.
 136         (micromips_ase): New variable.
 137         (is_micromips): New function.
 138         (set_default_mips_dis_options): Handle microMIPS ASE.
 139         (print_insn_micromips): New function.
 140         (is_compressed_mode_p): Likewise.
 141         (_print_insn_mips): Handle microMIPS instructions.
 142         * Makefile.am (CFILES): Add micromips-opc.c.
 143         * configure.in (bfd_mips_arch): Add micromips-opc.lo.
 144         * Makefile.in: Regenerate.
 145         * configure: Regenerate.
 146
 147         * mips-dis.c (micromips_to_32_reg_h_map): New variable.
 148         (micromips_to_32_reg_i_map): Likewise.
 149         (micromips_to_32_reg_m_map): Likewise.
 150         (micromips_to_32_reg_n_map): New macro.
 151
 152 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 153
 154         * mips-opc.c (NODS): New macro.
 155         (TRAP): Adjust for the rename of INSN_TRAP to INSN_NO_DELAY_SLOT.
 156         (DSP_VOLA): Likewise.
 157         (mips_builtin_opcodes): Add NODS annotation to "deret" and
 158         "eret". Replace INSN_SYNC with NODS throughout.  Use NODS in
 159         place of TRAP for "wait", "waiti" and "yield".
 160         * mips16-opc.c (NODS): New macro.
 161         (TRAP): Adjust for the rename of INSN_TRAP to INSN_NO_DELAY_SLOT.
 162         (mips16_opcodes):  Use NODS in place of TRAP for "jalrc", "jrc",
 163         "restore" and "save".
 164
 165 2011-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 166
 167         * configure.in: Handle bfd_k1om_arch.
 168         * configure: Regenerated.
 169
 170         * disassemble.c (disassembler): Handle bfd_k1om_arch.
 171
 172         * i386-dis.c (print_insn): Handle bfd_mach_k1om and
 173         bfd_mach_k1om_intel_syntax.
 174
 175         * i386-gen.c (cpu_flag_init): Set CPU_UNKNOWN_FLAGS to
 176         ~(CpuL1OM|CpuK1OM).  Add CPU_K1OM_FLAGS.
 177         (cpu_flags): Add CpuK1OM.
 178
 179         * i386-opc.h (CpuK1OM): New.
 180         (i386_cpu_flags): Add cpuk1om.
 181
 182         * i386-init.h: Regenerated.
 183         * i386-tbl.h: Likewise.
 184
 185 2011-07-12  Nick Clifton  <nickc@redhat.com>
 186
 187         * arm-dis.c (print_insn_arm): Revert previous, undocumented,
 188         accidental change.
 189
 190 2011-07-01  Nick Clifton  <nickc@redhat.com>
 191
 192         PR binutils/12329
 193         * avr-dis.c (avr_operand): Fix disassembly of ELPM, LPM and SPM
 194         insns using post-increment addressing.
 195
 196 2011-06-30  H.J. Lu  <hongjiu.lu@intel.com>
 197
 198         * i386-dis.c (vex_len_table): Update rorxS.
 199
 200 2011-06-30  H.J. Lu  <hongjiu.lu@intel.com>
 201
 202         AVX Programming Reference (June, 2011)
 203         * i386-dis.c (vex_len_table): Correct rorxS.
 204
 205         * i386-opc.tbl: Correct rorx.
 206         * i386-tbl.h: Regenerated.
 207
 208 2011-06-29  H.J. Lu  <hongjiu.lu@intel.com>
 209
 210         * tilegx-opc.c (find_opcode): Replace "index" with "i".
 211         * tilepro-opc.c (find_opcode): Likewise.
 212
 213 2011-06-29  Richard Sandiford  <rdsandiford@googlemail.com>
 214
 215         * mips16-opc.c (jalrc, jrc): Move earlier in file.
 216
 217 2011-06-21  H.J. Lu  <hongjiu.lu@intel.com>
 218
 219         * i386-dis.c (prefix_table): Re-indent PREFIX_VEX_0F388C and
 220         PREFIX_VEX_0F388E.
 221
 222 2011-06-17  Andreas Schwab  <schwab@redhat.com>
 223
 224         * Makefile.am (MAINTAINERCLEANFILES): Move s390-opc.tab ...
 225         (MOSTLYCLEANFILES): ... here.
 226         * Makefile.in: Regenerate.
 227
 228 2011-06-14  Alan Modra  <amodra@gmail.com>
 229
 230         * Makefile.in: Regenerate.
 231
 232 2011-06-13  Walter Lee  <walt@tilera.com>
 233
 234         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add tilegx-dis.c,
 235         tilegx-opc.c, tilepro-dis.c, and tilepro-opc.c.
 236         * Makefile.in: Regenerate.
 237         * configure.in: Handle bfd_tilegx_arch and bfd_tilepro_arch.
 238         * configure: Regenerate.
 239         * disassemble.c (disassembler): Add ARCH_tilegx and ARCH_tilepro.
 240         * po/POTFILES.in: Regenerate.
 241         * tilegx-dis.c: New file.
 242         * tilegx-opc.c: New file.
 243         * tilepro-dis.c: New file.
 244         * tilepro-opc.c: New file.
 245
 246 2011-06-10  H.J. Lu  <hongjiu.lu@intel.com>
 247
 248         AVX Programming Reference (June, 2011)
 249         * i386-dis.c (XMGatherQ): New.
 250         * i386-dis.c (EXxmm_mb): New.
 251         (EXxmm_mb): Likewise.
 252         (EXxmm_mw): Likewise.
 253         (EXxmm_md): Likewise.
 254         (EXxmm_mq): Likewise.
 255         (EXxmmdw): Likewise.
 256         (EXxmmqd): Likewise.
 257         (VexGatherQ): Likewise.
 258         (MVexVSIBDWpX): Likewise.
 259         (MVexVSIBQWpX): Likewise.
 260         (xmm_mb_mode): Likewise.
 261         (xmm_mw_mode): Likewise.
 262         (xmm_md_mode): Likewise.
 263         (xmm_mq_mode): Likewise.
 264         (xmmdw_mode): Likewise.
 265         (xmmqd_mode): Likewise.
 266         (ymmxmm_mode): Likewise.
 267         (vex_vsib_d_w_dq_mode): Likewise.
 268         (vex_vsib_q_w_dq_mode): Likewise.
 269         (MOD_VEX_0F385A_PREFIX_2): Likewise.
 270         (MOD_VEX_0F388C_PREFIX_2): Likewise.
 271         (MOD_VEX_0F388E_PREFIX_2): Likewise.
 272         (PREFIX_0F3882): Likewise.
 273         (PREFIX_VEX_0F3816): Likewise.
 274         (PREFIX_VEX_0F3836): Likewise.
 275         (PREFIX_VEX_0F3845): Likewise.
 276         (PREFIX_VEX_0F3846): Likewise.
 277         (PREFIX_VEX_0F3847): Likewise.
 278         (PREFIX_VEX_0F3858): Likewise.
 279         (PREFIX_VEX_0F3859): Likewise.
 280         (PREFIX_VEX_0F385A): Likewise.
 281         (PREFIX_VEX_0F3878): Likewise.
 282         (PREFIX_VEX_0F3879): Likewise.
 283         (PREFIX_VEX_0F388C): Likewise.
 284         (PREFIX_VEX_0F388E): Likewise.
 285         (PREFIX_VEX_0F3890..PREFIX_VEX_0F3893): Likewise.
 286         (PREFIX_VEX_0F38F5): Likewise.
 287         (PREFIX_VEX_0F38F6): Likewise.
 288         (PREFIX_VEX_0F3A00): Likewise.
 289         (PREFIX_VEX_0F3A01): Likewise.
 290         (PREFIX_VEX_0F3A02): Likewise.
 291         (PREFIX_VEX_0F3A38): Likewise.
 292         (PREFIX_VEX_0F3A39): Likewise.
 293         (PREFIX_VEX_0F3A46): Likewise.
 294         (PREFIX_VEX_0F3AF0): Likewise.
 295         (VEX_LEN_0F3816_P_2): Likewise.
 296         (VEX_LEN_0F3819_P_2): Likewise.
 297         (VEX_LEN_0F3836_P_2): Likewise.
 298         (VEX_LEN_0F385A_P_2_M_0): Likewise.
 299         (VEX_LEN_0F38F5_P_0): Likewise.
 300         (VEX_LEN_0F38F5_P_1): Likewise.
 301         (VEX_LEN_0F38F5_P_3): Likewise.
 302         (VEX_LEN_0F38F6_P_3): Likewise.
 303         (VEX_LEN_0F38F7_P_1): Likewise.
 304         (VEX_LEN_0F38F7_P_2): Likewise.
 305         (VEX_LEN_0F38F7_P_3): Likewise.
 306         (VEX_LEN_0F3A00_P_2): Likewise.
 307         (VEX_LEN_0F3A01_P_2): Likewise.
 308         (VEX_LEN_0F3A38_P_2): Likewise.
 309         (VEX_LEN_0F3A39_P_2): Likewise.
 310         (VEX_LEN_0F3A46_P_2): Likewise.
 311         (VEX_LEN_0F3AF0_P_3): Likewise.
 312         (VEX_W_0F3816_P_2): Likewise.
 313         (VEX_W_0F3818_P_2): Likewise.
 314         (VEX_W_0F3819_P_2): Likewise.
 315         (VEX_W_0F3836_P_2): Likewise.
 316         (VEX_W_0F3846_P_2): Likewise.
 317         (VEX_W_0F3858_P_2): Likewise.
 318         (VEX_W_0F3859_P_2): Likewise.
 319         (VEX_W_0F385A_P_2_M_0): Likewise.
 320         (VEX_W_0F3878_P_2): Likewise.
 321         (VEX_W_0F3879_P_2): Likewise.
 322         (VEX_W_0F3A00_P_2): Likewise.
 323         (VEX_W_0F3A01_P_2): Likewise.
 324         (VEX_W_0F3A02_P_2): Likewise.
 325         (VEX_W_0F3A38_P_2): Likewise.
 326         (VEX_W_0F3A39_P_2): Likewise.
 327         (VEX_W_0F3A46_P_2): Likewise.
 328         (MOD_VEX_0F3818_PREFIX_2): Removed.
 329         (MOD_VEX_0F3819_PREFIX_2): Likewise.
 330         (VEX_LEN_0F60_P_2..VEX_LEN_0F6D_P_2): Likewise.
 331         (VEX_LEN_0F70_P_1..VEX_LEN_0F76_P_2): Likewise.
 332         (VEX_LEN_0FD1_P_2..VEX_LEN_0FD5_P_2): Likewise.
 333         (VEX_LEN_0FD7_P_2_M_1..VEX_LEN_0F3819_P_2_M_0): Likewise.
 334         (VEX_LEN_0F381C_P_2..VEX_LEN_0F3840_P_2): Likewise.
 335         (VEX_LEN_0F3A0E_P_2): Likewise.
 336         (VEX_LEN_0F3A0F_P_2): Likewise.
 337         (VEX_LEN_0F3A42_P_2): Likewise.
 338         (VEX_LEN_0F3A4C_P_2): Likewise.
 339         (VEX_W_0F3818_P_2_M_0): Likewise.
 340         (VEX_W_0F3819_P_2_M_0): Likewise.
 341         (prefix_table): Updated.
 342         (three_byte_table): Likewise.
 343         (vex_table): Likewise.
 344         (vex_len_table): Likewise.
 345         (vex_w_table): Likewise.
 346         (mod_table): Likewise.
 347         (putop): Handle "LW".
 348         (intel_operand_size): Handle xmm_mb_mode, xmm_mw_mode,
 349         xmm_md_mode, xmm_mq_mode, xmmdw_mode, xmmqd_mode, ymmxmm_mode,
 350         vex_vsib_d_w_dq_mode, vex_vsib_q_w_dq_mode.
 351         (OP_EX): Likewise.
 352         (OP_E_memory): Handle vex_vsib_d_w_dq_mode and
 353         vex_vsib_q_w_dq_mode.
 354         (OP_XMM): Handle vex_vsib_q_w_dq_mode.
 355         (OP_VEX): Likewise.
 356
 357         * i386-gen.c (cpu_flag_init): Add CpuAVX2 to CPU_ANY_SSE_FLAGS
 358         and CPU_ANY_AVX_FLAGS.  Add CPU_BMI2_FLAGS, CPU_LZCNT_FLAGS,
 359         CPU_INVPCID_FLAGS and CPU_AVX2_FLAGS.
 360         (cpu_flags): Add CpuAVX2, CpuBMI2, CpuLZCNT and CpuINVPCID.
 361         (opcode_modifiers): Add VecSIB.
 362
 363         * i386-opc.h (CpuAVX2): New.
 364         (CpuBMI2): Likewise.
 365         (CpuLZCNT): Likewise.
 366         (CpuINVPCID): Likewise.
 367         (VecSIB128): Likewise.
 368         (VecSIB256): Likewise.
 369         (VecSIB): Likewise.
 370         (i386_cpu_flags): Add cpuavx2, cpubmi2, cpulzcnt and cpuinvpcid.
 371         (i386_opcode_modifier): Add vecsib.
 372
 373         * i386-opc.tbl: Add invpcid, AVX2 and BMI2 instructions.
 374         * i386-init.h: Regenerated.
 375         * i386-tbl.h: Likewise.
 376
 377 2011-06-03  Quentin Neill  <quentin.neill@amd.com>
 378
 379         * i386-gen.c (cpu_flag_init): Add CpuF16C to CPU_BDVER2_FLAGS.
 380         * i386-init.h: Regenerated.
 381
 382 2011-06-03  Nick Clifton  <nickc@redhat.com>
 383
 384         PR binutils/12752
 385         * arm-dis.c (print_insn_coprocessor): Use bfd_vma type for
 386         computing address offsets.
 387         (print_arm_address): Likewise.
 388         (print_insn_arm): Likewise.
 389         (print_insn_thumb16): Likewise.
 390         (print_insn_thumb32): Likewise.
 391
 392 2011-06-02  Jie Zhang <jie@codesourcery.com>
 393             Nathan Sidwell <nathan@codesourcery.com>
 394             Maciej Rozycki <macro@codesourcery.com>
 395
 396         * arm-dis.c (print_insn_coprocessor): Explicitly print #-0
 397         as address offset.
 398         (print_arm_address): Likewise. Elide positive #0 appropriately.
 399         (print_insn_arm): Likewise.
 400
 401 2011-06-02  Nick Clifton  <nickc@redhat.com>
 402
 403         PR gas/12752
 404         * arm-dis.c (print_insn_thumb32): Do not sign extend  addresses
 405         passed to print_address_func.
 406
 407 2011-06-02  Nick Clifton  <nickc@redhat.com>
 408
 409         * arm-dis.c: Fix spelling mistakes.
 410         * op/opcodes.pot: Regenerate.
 411
 412 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 413
 414         * s390-opc.c: Replace S390_OPERAND_REG_EVEN with
 415         S390_OPERAND_REG_PAIR.  Fix INSTR_RRF_0UFEF instruction type.
 416         * s390-opc.txt: Fix cxr instruction type.
 417
 418 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 419
 420         * s390-opc.c: Add new instruction types marking register pair
 421         operands.
 422         * s390-opc.txt: Match instructions having register pair operands
 423         to the new instruction types.
 424
 425 2011-05-19  Nick Clifton  <nickc@redhat.com>
 426
 427         * v850-opc.c (cmpf.[sd]): Reverse the order of the reg1 and reg2
 428         operands.
 429
 430 2011-05-10  Quentin Neill  <quentin.neill@amd.com>
 431
 432         * i386-gen.c (cpu_flag_init): Add new CPU_BDVER2_FLAGS.
 433         * i386-init.h: Regenerated.
 434
 435 2011-04-27  Nick Clifton  <nickc@redhat.com>
 436
 437         * po/da.po: Updated Danish translation.
 438
 439 2011-04-26  Anton Blanchard  <anton@samba.org>
 440
 441         * ppc-opc.c: (powerpc_opcodes): Enable icswx for POWER7.
 442
 443 2011-04-21  DJ Delorie  <dj@redhat.com>
 444
 445         * rx-decode.opc (rx_decode_opcode): Set the syntax for multi-byte NOPs.
 446         * rx-decode.c: Regenerate.
 447
 448 2011-04-20  H.J. Lu  <hongjiu.lu@intel.com>
 449
 450         * i386-init.h: Regenerated.
 451
 452 2011-04-19  Quentin Neill  <quentin.neill@amd.com>
 453
 454         * i386-gen.c (cpu_flag_init): Remove 3dnow and 3dnowa bits
 455         from bdver1 flags.
 456
 457 2011-04-13  Nick Clifton  <nickc@redhat.com>
 458
 459         * v850-dis.c (disassemble): Always print a closing square brace if
 460         an opening square brace was printed.
 461
 462 2011-04-12  Nick Clifton  <nickc@redhat.com>
 463
 464         PR binutils/12534
 465         * arm-dis.c (thumb32_opcodes): Add %L suffix to LDRD and STRD insn
 466         patterns.
 467         (print_insn_thumb32): Handle %L.
 468
 469 2011-04-11  Julian Brown  <julian@codesourcery.com>
 470
 471         * arm-dis.c (psr_name): Fix typo for BASEPRI_MAX.
 472         (print_insn_thumb32): Add APSR bitmask support.
 473
 474 2011-04-07  Paul Carroll<pcarroll@codesourcery.com>
 475
 476         * arm-dis.c (print_insn): init vars moved into private_data structure.
 477
 478 2011-03-24  Mike Frysinger  <vapier@gentoo.org>
 479
 480         * bfin-dis.c (decode_dsp32mac_0): Move MM zeroing down to MAC0 logic.
 481
 482 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 483
 484         * avr-dis.c (avr_operand): Add opcode_str parameter. Check for
 485         post-increment to support LPM Z+ instruction. Add support for 'E'
 486         constraint for DES instruction.
 487         (print_insn_avr): Adjust calls to avr_operand. Rename variable.
 488
 489 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 490
 491         * arm-dis.c (get_sym_code_type): Treat STT_GNU_IFUNCs as code.
 492
 493 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 494
 495         * arm-dis.c (get_sym_code_type): Don't check for STT_ARM_TFUNC.
 496         Use branch types instead.
 497         (print_insn): Likewise.
 498
 499 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 500
 501         * mips-opc.c (mips_builtin_opcodes): Correct register use
 502         annotation of "alnv.ps".
 503
 504 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 505
 506         * mips-opc.c (mips_builtin_opcodes): Add "pref" macro.
 507
 508 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 509
 510         * bfin-dis.c (OUTS): Remove p NULL check and txt NUL check.
 511
 512 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 513
 514         * bfin-dis.c (print_insn_bfin): Change outf->fprintf_func to OUTS.
 515
 516 2011-02-19  Mike Frysinger  <vapier@gentoo.org>
 517
 518         * bfin-dis.c (saved_state): Mark static.  Change a[01]x to ax[] and
 519         a[01]w to aw[].  Delete ac0, ac0_copy, ac1, an, aq, av0, av0s, av1,
 520         av1s, az, cc, v, v_copy, vs, rnd_mod, v_internal, pc, ticks, insts,
 521         exception, end_of_registers, msize, memory, bfd_mach.
 522         (CCREG, PCREG, A0XREG, A0WREG, A1XREG, A1WREG, LC0REG, LT0REG,
 523         LB0REG, LC1REG, LT1REG, LB1REG): Delete
 524         (AXREG, AWREG, LCREG, LTREG, LBREG): Define.
 525         (get_allreg): Change to new defines.  Fallback to abort().
 526
 527 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 528
 529         * bfin-dis.c: Add whitespace/parenthesis where needed.
 530
 531 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 532
 533         * bfin-dis.c (decode_LoopSetup_0): Return when reg is greater
 534         than 7.
 535
 536 2011-02-13  Ralf Wildenhues  <Ralf.Wildenhues@gmx.de>
 537
 538         * configure: Regenerate.
 539
 540 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 541
 542         * bfin-dis.c (decode_dsp32alu_0): Fix typo with A1 reg.
 543
 544 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 545
 546         * bfin-dis.c (decode_dsp32mult_0): Add 1 to dst for mac1.  Output
 547         dregs only when P is set, and dregs_lo otherwise.
 548
 549 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 550
 551         * bfin-dis.c (decode_dsp32alu_0): Delete BYTEOP2M code.
 552
 553 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 554
 555         * bfin-dis.c (decode_pseudoDEBUG_0): Add space after PRNT.
 556
 557 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 558
 559         * bfin-dis.c (machine_registers): Delete REG_GP.
 560         (reg_names): Delete "GP".
 561         (decode_allregs): Change REG_GP to REG_LASTREG.
 562
 563 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 564
 565         * bfin-dis.c (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2,
 566         M_IH, M_IU): Delete.
 567
 568 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 569
 570         * bfin-dis.c (reg_names): Add const.
 571         (decode_dregs_lo, decode_dregs_hi, decode_dregs, decode_dregs_byte,
 572         decode_pregs, decode_iregs, decode_mregs, decode_dpregs, decode_gregs,
 573         decode_regs, decode_regs_lo, decode_regs_hi, decode_statbits,
 574         decode_counters, decode_allregs): Likewise.
 575
 576 2011-02-09  Michael Snyder  <msnyder@vmware.com>
 577
 578         * i386-dis.c (OP_J): Parenthesize expression to prevent
 579         truncated addresses.
 580         (print_insn): Fix indentation off-by-one.
 581
 582 2011-02-01  Nick Clifton  <nickc@redhat.com>
 583
 584         * po/da.po: Updated Danish translation.
 585
 586 2011-01-21  Dave Murphy  <davem@devkitpro.org>
 587
 588         * ppc-opc.c (NON32, NO371): Remove PPC_OPCODE_PPCPS.
 589
 590 2011-01-18  H.J. Lu  <hongjiu.lu@intel.com>
 591
 592         * i386-dis.c (sIbT): New.
 593         (b_T_mode): Likewise.
 594         (dis386): Replace sIb with sIbT on "pushT".
 595         (x86_64_table): Replace sIb with Ib on "aam" and "aad".
 596         (OP_sI): Handle b_T_mode.  Properly sign-extend byte.
 597
 598 2011-01-18  Jan Kratochvil  <jan.kratochvil@redhat.com>
 599
 600         * i386-init.h: Regenerated.
 601         * i386-tbl.h: Regenerated
 602
 603 2011-01-17  Quentin Neill  <quentin.neill@amd.com>
 604
 605         * i386-dis.c (REG_XOP_TBM_01): New.
 606         (REG_XOP_TBM_02): New.
 607         (reg_table): Add REG_XOP_TBM_01 and REG_XOP_TBM_02 tables.
 608         (xop_table): Redirect to REG_XOP_TBM_01 and REG_XOP_TBM_02
 609         entries, and add bextr instruction.
 610
 611         * i386-gen.c (cpu_flag_init): Add CPU_TBM_FLAGS, CpuTBM.
 612         (cpu_flags): Add CpuTBM.
 613
 614         * i386-opc.h (CpuTBM) New.
 615         (i386_cpu_flags): Add bit cputbm.
 616
 617         * i386-opc.tbl: Add bextr, blcfill, blci, blcic, blcmsk,
 618         blcs, blsfill, blsic, t1mskc, and tzmsk.
 619
 620 2011-01-12  DJ Delorie  <dj@redhat.com>
 621
 622         * rx-dis.c (print_insn_rx): Support RX_Operand_TwoReg.
 623
 624 2011-01-11  Mingjie Xing  <mingjie.xing@gmail.com>
 625
 626         * mips-dis.c (print_insn_args): Adjust the value to print the real
 627         offset for "+c" argument.
 628
 629 2011-01-10  Nick Clifton  <nickc@redhat.com>
 630
 631         * po/da.po: Updated Danish translation.
 632
 633 2011-01-05  Nathan Sidwell  <nathan@codesourcery.com>
 634
 635         * arm-dis.c (thumb32_opcodes): BLX must have bit zero clear.
 636
 637 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 638
 639         * i386-dis.c (REG_VEX_38F3): New.
 640         (PREFIX_0FBC): Likewise.
 641         (PREFIX_VEX_38F2): Likewise.
 642         (PREFIX_VEX_38F3_REG_1): Likewise.
 643         (PREFIX_VEX_38F3_REG_2): Likewise.
 644         (PREFIX_VEX_38F3_REG_3): Likewise.
 645         (PREFIX_VEX_38F7): Likewise.
 646         (VEX_LEN_38F2_P_0): Likewise.
 647         (VEX_LEN_38F3_R_1_P_0): Likewise.
 648         (VEX_LEN_38F3_R_2_P_0): Likewise.
 649         (VEX_LEN_38F3_R_3_P_0): Likewise.
 650         (VEX_LEN_38F7_P_0): Likewise.
 651         (dis386_twobyte): Use PREFIX_0FBC.
 652         (reg_table): Add REG_VEX_38F3.
 653         (prefix_table): Add PREFIX_0FBC, PREFIX_VEX_38F2,
 654         PREFIX_VEX_38F3_REG_1, PREFIX_VEX_38F3_REG_2,
 655         PREFIX_VEX_38F3_REG_3 and PREFIX_VEX_38F7.
 656         (vex_table): Use PREFIX_VEX_38F2, REG_VEX_38F3 and
 657         PREFIX_VEX_38F7.
 658         (vex_len_table): Add VEX_LEN_38F2_P_0, VEX_LEN_38F3_R_1_P_0,
 659         VEX_LEN_38F3_R_2_P_0, VEX_LEN_38F3_R_3_P_0 and
 660         VEX_LEN_38F7_P_0.
 661
 662         * i386-gen.c (cpu_flag_init): Add CPU_BMI_FLAGS.
 663         (cpu_flags): Add CpuBMI.
 664
 665         * i386-opc.h (CpuBMI): New.
 666         (i386_cpu_flags): Add cpubmi.
 667
 668         * i386-opc.tbl: Add andn, bextr, blsi, blsmsk, blsr and tzcnt.
 669         * i386-init.h: Regenerated.
 670         * i386-tbl.h: Likewise.
 671
 672 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 673
 674         * i386-dis.c (VexGdq): New.
 675         (OP_VEX): Handle dq_mode.
 676
 677 2011-01-01  H.J. Lu  <hongjiu.lu@intel.com>
 678
 679         * i386-gen.c (process_copyright): Update copyright to 2011.
 680
 681 For older changes see ChangeLog-2010
 682 \f
 683 Local Variables:
 684 mode: change-log
 685 left-margin: 8
 686 fill-column: 74
 687 version-control: never
 688 End: