include/opcode/ChangeLog

   1 2006-05-05  Thiemo Seufer  <ths@mips.com>
   2             David Ung  <davidu@mips.com>
   3
   4         * mips.h (enum): Add macro M_CACHE_AB.
   5
   6 2006-05-04  Thiemo Seufer  <ths@mips.com>
   7             Nigel Stephens  <nigel@mips.com>
   8             David Ung  <davidu@mips.com>
   9
  10         * mips.h: Add INSN_SMARTMIPS define.
  11
  12 2006-04-30  Thiemo Seufer  <ths@mips.com>
  13             David Ung  <davidu@mips.com>
  14
  15         * mips.h: Defines udi bits and masks.  Add description of
  16         characters which may appear in the args field of udi
  17         instructions.
  18
  19 2006-04-26  Thiemo Seufer  <ths@networkno.de>
  20
  21         * mips.h: Improve comments describing the bitfield instruction
  22         fields.
  23
  24 2006-04-26  Julian Brown  <julian@codesourcery.com>
  25
  26         * arm.h (FPU_VFP_EXT_V3): Define constant.
  27         (FPU_NEON_EXT_V1): Likewise.
  28         (FPU_VFP_HARD): Update.
  29         (FPU_VFP_V3): Define macro.
  30         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
  31
  32 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
  33
  34         * avr.h (AVR_ISA_PWMx): New.
  35
  36 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
  37
  38         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
  39         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
  40         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
  41         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
  42         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
  43
  44 2006-03-10  Paul Brook  <paul@codesourcery.com>
  45
  46         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
  47
  48 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  49
  50         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
  51         first.  Correct mask of bb "B" opcode.
  52
  53 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
  54
  55         * i386.h (i386_optab): Support Intel Merom New Instructions.
  56
  57 2006-02-24  Paul Brook  <paul@codesourcery.com>
  58
  59         * arm.h: Add V7 feature bits.
  60
  61 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
  62
  63         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
  64
  65 2006-01-31  Paul Brook  <paul@codesourcery.com>
  66         Richard Earnshaw <rearnsha@arm.com>
  67
  68         * arm.h: Use ARM_CPU_FEATURE.
  69         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
  70         (arm_feature_set): Change to a structure.
  71         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
  72         ARM_FEATURE): New macros.
  73
  74 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
  75
  76         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
  77         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
  78         (ADD_PC_INCR_OPCODE): Don't define.
  79
  80 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
  81
  82         PR gas/1874
  83         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
  84
  85 2005-11-14  David Ung  <davidu@mips.com>
  86
  87         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
  88         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
  89         save/restore encoding of the args field.
  90
  91 2005-10-28  Dave Brolley  <brolley@redhat.com>
  92
  93         Contribute the following changes:
  94         2005-02-16  Dave Brolley  <brolley@redhat.com>
  95
  96         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
  97         cgen_isa_mask_* to cgen_bitset_*.
  98         * cgen.h: Likewise.
  99
 100         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 101
 102         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 103         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 104         (CGEN_CPU_TABLE): Make isas a ponter.
 105
 106         2003-09-29  Dave Brolley  <brolley@redhat.com>
 107
 108         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 109         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 110         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 111
 112         2002-12-13  Dave Brolley  <brolley@redhat.com>
 113
 114         * cgen.h (symcat.h): #include it.
 115         (cgen-bitset.h): #include it.
 116         (CGEN_ATTR_VALUE_TYPE): Now a union.
 117         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 118         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 119         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 120         * cgen-bitset.h: New file.
 121
 122 2005-09-30  Catherine Moore  <clm@cm00re.com>
 123
 124         * bfin.h: New file.
 125
 126 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 127
 128         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 129         indirect operands.
 130
 131 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 132
 133         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 134         Add FLAG_STRICT to pa10 ftest opcode.
 135
 136 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 137
 138         * hppa.h (pa_opcodes): Remove lha entries.
 139
 140 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 141
 142         * hppa.h (FLAG_STRICT): Revise comment.
 143         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 144         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 145         entries for "fdc".
 146
 147 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 148
 149         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 150
 151 2005-09-06  Chao-ying Fu  <fu@mips.com>
 152
 153         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 154         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 155         define.
 156         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 157         (INSN_ASE_MASK): Update to include INSN_MT.
 158         (INSN_MT): New define for MT ASE.
 159
 160 2005-08-25  Chao-ying Fu  <fu@mips.com>
 161
 162         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 163         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 164         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 165         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 166         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 167         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 168         instructions.
 169         (INSN_DSP): New define for DSP ASE.
 170
 171 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 172
 173         * a29k.h: Delete.
 174
 175 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 176
 177         * ppc.h (PPC_OPCODE_E300): Define.
 178
 179 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 180
 181         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 182
 183 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 184
 185         PR gas/336
 186         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 187         and pitlb.
 188
 189 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 190
 191         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 192         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 193         Add movq-s as 64-bit variants of movd-s.
 194
 195 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 196
 197         * hppa.h: Fix punctuation in comment.
 198
 199         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 200         implicit space-register addressing.  Set space-register bits on opcodes
 201         using implicit space-register addressing.  Add various missing pa20
 202         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 203         space-register addressing.  Use "fE" instead of "fe" in various
 204         fstw opcodes.
 205
 206 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 207
 208         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 209
 210 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 211
 212         * i386.h (i386_optab): Support Intel VMX Instructions.
 213
 214 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 215
 216         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 217
 218 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 219
 220         * i386.h (i386_optab): Add new insns.
 221
 222 2005-07-01  Nick Clifton  <nickc@redhat.com>
 223
 224         * sparc.h: Add typedefs to structure declarations.
 225
 226 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 227
 228         PR 1013
 229         * i386.h (i386_optab): Update comments for 64bit addressing on
 230         mov. Allow 64bit addressing for mov and movq.
 231
 232 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 233
 234         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 235         respectively, in various floating-point load and store patterns.
 236
 237 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 238
 239         * hppa.h (FLAG_STRICT): Correct comment.
 240         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 241         PA 2.0 mneumonics when equivalent.  Entries with cache control
 242         completers now require PA 1.1.  Adjust whitespace.
 243
 244 2005-05-19  Anton Blanchard  <anton@samba.org>
 245
 246         * ppc.h (PPC_OPCODE_POWER5): Define.
 247
 248 2005-05-10  Nick Clifton  <nickc@redhat.com>
 249
 250         * Update the address and phone number of the FSF organization in
 251         the GPL notices in the following files:
 252         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 253         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 254         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 255         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 256         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 257         tic54x.h, tic80.h, v850.h, vax.h
 258
 259 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 260
 261         * i386.h (i386_optab): Add ht and hnt.
 262
 263 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 264
 265         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 266         Add xcrypt-ctr.  Provide aliases without hyphens.
 267
 268 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 269
 270         Moved from ../ChangeLog
 271
 272         2005-04-12  Paul Brook  <paul@codesourcery.com>
 273         * m88k.h: Rename psr macros to avoid conflicts.
 274
 275         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 276         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 277         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 278         and ARM_ARCH_V6ZKT2.
 279
 280         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 281         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 282         Remove redundant instruction types.
 283         (struct argument): X_op - new field.
 284         (struct cst4_entry): Remove.
 285         (no_op_insn): Declare.
 286
 287         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 288         * crx.h (enum argtype): Rename types, remove unused types.
 289
 290         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 291         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 292         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 293         (enum operand_type): Rearrange operands, edit comments.
 294         replace us<N> with ui<N> for unsigned immediate.
 295         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 296         displacements (respectively).
 297         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 298         (instruction type): Add NO_TYPE_INS.
 299         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 300         (operand_entry): New field - 'flags'.
 301         (operand flags): New.
 302
 303         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 304         * crx.h (operand_type): Remove redundant types i3, i4,
 305         i5, i8, i12.
 306         Add new unsigned immediate types us3, us4, us5, us16.
 307
 308 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 309
 310         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 311         adjust them accordingly.
 312
 313 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 314
 315         * i386.h (i386_optab): Add rdtscp.
 316
 317 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 318
 319         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 320         between memory and segment register. Allow movq for moving between
 321         general-purpose register and segment register.
 322
 323 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 324
 325         PR gas/707
 326         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 327         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 328         fnstsw.
 329
 330 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 331
 332         * m68k.h (m68008, m68ec030, m68882): Remove.
 333         (m68k_mask): New.
 334         (cpu_m68k, cpu_cf): New.
 335         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 336         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 337
 338 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 339
 340         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 341         * cgen.h (enum cgen_parse_operand_type): Add
 342         CGEN_PARSE_OPERAND_SYMBOLIC.
 343
 344 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 345
 346         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 347         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 348         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 349
 350 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 351
 352         * mips.h (struct mips_opcode): Add new pinfo2 member.
 353         (INSN_ALIAS): New define for opcode table entries that are
 354         specific instances of another entry, such as 'move' for an 'or'
 355         with a zero operand.
 356         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 357         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 358
 359 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 360
 361         * mips.h (CPU_RM9000): Define.
 362         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 363
 364 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 365
 366         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 367         to/from test registers are illegal in 64-bit mode. Add missing
 368         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 369         (previously one had to explicitly encode a rex64 prefix). Re-enable
 370         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 371         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 372
 373 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 374
 375         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 376         available only with SSE2. Change the MMX additions introduced by SSE
 377         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 378         instructions by their now designated identifier (since combining i686
 379         and 3DNow! does not really imply 3DNow!A).
 380
 381 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 382
 383         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 384         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 385
 386 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 387             Vineet Sharma      <vineets@noida.hcltech.com>
 388
 389         * maxq.h: New file: Disassembly information for the maxq port.
 390
 391 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 392
 393         * i386.h (i386_optab): Put back "movzb".
 394
 395 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 396
 397         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 398         comments.  Remove member cris_ver_sim.  Add members
 399         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 400         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 401         (struct cris_support_reg, struct cris_cond15): New types.
 402         (cris_conds15): Declare.
 403         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 404         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 405         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 406         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 407         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 408         SIZE_FIELD_UNSIGNED.
 409
 410 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 411
 412         * i386.h (sldx_Suf): Remove.
 413         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 414         (q_FP): Define, implying no REX64.
 415         (x_FP, sl_FP): Imply FloatMF.
 416         (i386_optab): Split reg and mem forms of moving from segment registers
 417         so that the memory forms can ignore the 16-/32-bit operand size
 418         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 419         all non-floating-point instructions. Unite 32- and 64-bit forms of
 420         movsx, movzx, and movd. Adjust floating point operations for the above
 421         changes to the *FP macros. Add DefaultSize to floating point control
 422         insns operating on larger memory ranges. Remove left over comments
 423         hinting at certain insns being Intel-syntax ones where the ones
 424         actually meant are already gone.
 425
 426 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 427
 428         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 429         instruction type.
 430
 431 2004-09-30  Paul Brook  <paul@codesourcery.com>
 432
 433         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 434         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 435
 436 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 437
 438         * avr.h: Add support for
 439         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 440
 441 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 442
 443         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 444
 445 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 446
 447         * msp430.h (msp430_opc): Add new instructions.
 448         (msp430_rcodes): Declare new instructions.
 449         (msp430_hcodes): Likewise..
 450
 451 2004-08-13  Nick Clifton  <nickc@redhat.com>
 452
 453         PR/301
 454         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 455         processors.
 456
 457 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 458
 459         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 460
 461 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 462
 463         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 464
 465 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 466
 467         * i386.h: Adjust instruction descriptions to better match the
 468         specification.
 469
 470 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 471
 472         * arm.h: Remove all old content.  Replace with architecture defines
 473         from gas/config/tc-arm.c.
 474
 475 2004-07-09  Andreas Schwab  <schwab@suse.de>
 476
 477         * m68k.h: Fix comment.
 478
 479 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 480
 481         * crx.h: New file.
 482
 483 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 484
 485         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 486
 487 2004-05-24  Peter Barada  <peter@the-baradas.com>
 488
 489         * m68k.h: Add 'size' to m68k_opcode.
 490
 491 2004-05-05  Peter Barada  <peter@the-baradas.com>
 492
 493         * m68k.h: Switch from ColdFire chip name to core variant.
 494
 495 2004-04-22  Peter Barada  <peter@the-baradas.com>
 496
 497         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 498         descriptions for new EMAC cases.
 499         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 500         handle Motorola MAC syntax.
 501         Allow disassembly of ColdFire V4e object files.
 502
 503 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 504
 505         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 506
 507 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 508
 509         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 510
 511 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 512
 513         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 514
 515 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 516
 517         * i386.h (i386_optab): Added xstore/xcrypt insns.
 518
 519 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 520
 521         * h8300.h (32bit ldc/stc): Add relaxing support.
 522
 523 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 524
 525         * h8300.h (BITOP): Pass MEMRELAX flag.
 526
 527 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 528
 529         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 530         except for the H8S.
 531
 532 For older changes see ChangeLog-9103
 533 \f
 534 Local Variables:
 535 mode: change-log
 536 left-margin: 8
 537 fill-column: 74
 538 version-control: never
 539 End: