* elf32-spu.c (build_stub): Fix malloc under-allocation.
[binutils.git] / ld / testsuite / ld-alpha / tlspic.dd
blob63f150cde9d1a96e465ac8bbf6b8100527d17308
1 #source: align.s
2 #source: tlspic1.s
3 #source: tlspic2.s
4 #as:
5 #ld: -shared -melf64alpha
6 #objdump: -drj.text
7 #target: alpha*-*-*
9 .*: +file format elf64-alpha
11 Disassembly of section .text:
13 0+1000 <fn1>:
14     1000:       02 00 bb 27     ldah    gp,2\(t12\)
15     1004:       a0 82 bd 23     lda     gp,-32096\(gp\)
16     1008:       3e 15 c2 43     subq    sp,0x10,sp
17     100c:       00 00 5e b7     stq     ra,0\(sp\)
18     1010:       08 00 3e b5     stq     s0,8\(sp\)
19     1014:       9e 00 00 00     rduniq
20     1018:       09 04 e0 47     mov     v0,s0
21     101c:       08 80 1d 22     lda     a0,-32760\(gp\)
22     1020:       00 80 7d a7     ldq     t12,-32768\(gp\)
23     1024:       00 40 5b 6b     jsr     ra,\(t12\),1028 <.*>
24     1028:       02 00 ba 27     ldah    gp,2\(ra\)
25     102c:       78 82 bd 23     lda     gp,-32136\(gp\)
26     1030:       30 80 1d 22     lda     a0,-32720\(gp\)
27     1034:       00 80 7d a7     ldq     t12,-32768\(gp\)
28     1038:       00 40 5b 6b     jsr     ra,\(t12\),103c <.*>
29     103c:       02 00 ba 27     ldah    gp,2\(ra\)
30     1040:       64 82 bd 23     lda     gp,-32156\(gp\)
31     1044:       40 80 1d 22     lda     a0,-32704\(gp\)
32     1048:       00 80 7d a7     ldq     t12,-32768\(gp\)
33     104c:       00 40 5b 6b     jsr     ra,\(t12\),1050 <.*>
34     1050:       02 00 ba 27     ldah    gp,2\(ra\)
35     1054:       50 82 bd 23     lda     gp,-32176\(gp\)
36     1058:       21 00 20 20     lda     t0,33\(v0\)
37     105c:       40 80 1d 22     lda     a0,-32704\(gp\)
38     1060:       00 80 7d a7     ldq     t12,-32768\(gp\)
39     1064:       00 40 5b 6b     jsr     ra,\(t12\),1068 <.*>
40     1068:       02 00 ba 27     ldah    gp,2\(ra\)
41     106c:       38 82 bd 23     lda     gp,-32200\(gp\)
42     1070:       40 00 20 20     lda     t0,64\(v0\)
43     1074:       62 00 20 20     lda     t0,98\(v0\)
44     1078:       00 00 20 24     ldah    t0,0\(v0\)
45     107c:       53 00 21 20     lda     t0,83\(t0\)
46     1080:       18 80 3d a4     ldq     t0,-32744\(gp\)
47     1084:       01 04 20 40     addq    t0,v0,t0
48     1088:       20 80 3d a4     ldq     t0,-32736\(gp\)
49     108c:       01 04 29 40     addq    t0,s0,t0
50     1090:       50 80 3d a4     ldq     t0,-32688\(gp\)
51     1094:       28 80 5d a4     ldq     t1,-32728\(gp\)
52     1098:       01 04 29 40     addq    t0,s0,t0
53     109c:       02 04 49 40     addq    t1,s0,t1
54     10a0:       00 00 5e a7     ldq     ra,0\(sp\)
55     10a4:       1e 14 c2 43     addq    sp,0x10,sp
56     10a8:       01 80 fa 6b     ret