include/opcode/ChangeLog

   1 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
   2
   3         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
   4
   5 2010-04-15  Nick Clifton  <nickc@redhat.com>
   6
   7         * alpha.h: Update copyright notice to use GPLv3.
   8         * arc.h: Likewise.
   9         * arm.h: Likewise.
  10         * avr.h: Likewise.
  11         * bfin.h: Likewise.
  12         * cgen.h: Likewise.
  13         * convex.h: Likewise.
  14         * cr16.h: Likewise.
  15         * cris.h: Likewise.
  16         * crx.h: Likewise.
  17         * d10v.h: Likewise.
  18         * d30v.h: Likewise.
  19         * dlx.h: Likewise.
  20         * h8300.h: Likewise.
  21         * hppa.h: Likewise.
  22         * i370.h: Likewise.
  23         * i386.h: Likewise.
  24         * i860.h: Likewise.
  25         * i960.h: Likewise.
  26         * ia64.h: Likewise.
  27         * m68hc11.h: Likewise.
  28         * m68k.h: Likewise.
  29         * m88k.h: Likewise.
  30         * maxq.h: Likewise.
  31         * mips.h: Likewise.
  32         * mmix.h: Likewise.
  33         * mn10200.h: Likewise.
  34         * mn10300.h: Likewise.
  35         * msp430.h: Likewise.
  36         * np1.h: Likewise.
  37         * ns32k.h: Likewise.
  38         * or32.h: Likewise.
  39         * pdp11.h: Likewise.
  40         * pj.h: Likewise.
  41         * pn.h: Likewise.
  42         * ppc.h: Likewise.
  43         * pyr.h: Likewise.
  44         * rx.h: Likewise.
  45         * s390.h: Likewise.
  46         * score-datadep.h: Likewise.
  47         * score-inst.h: Likewise.
  48         * sparc.h: Likewise.
  49         * spu-insns.h: Likewise.
  50         * spu.h: Likewise.
  51         * tic30.h: Likewise.
  52         * tic4x.h: Likewise.
  53         * tic54x.h: Likewise.
  54         * tic80.h: Likewise.
  55         * v850.h: Likewise.
  56         * vax.h: Likewise.
  57
  58 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
  59
  60         * tic6x-control-registers.h, tic6x-insn-formats.h,
  61         tic6x-opcode-table.h, tic6x.h: New.
  62
  63 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
  64
  65         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
  66
  67 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
  68
  69         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
  70
  71 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
  72
  73         * ia64.h (ia64_find_opcode): Remove argument name.
  74         (ia64_find_next_opcode): Likewise.
  75         (ia64_dis_opcode): Likewise.
  76         (ia64_free_opcode): Likewise.
  77         (ia64_find_dependency): Likewise.
  78
  79 2009-11-22  Doug Evans  <dje@sebabeach.org>
  80
  81         * cgen.h: Include bfd_stdint.h.
  82         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
  83
  84 2009-11-18  Paul Brook  <paul@codesourcery.com>
  85
  86         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
  87
  88 2009-11-17  Paul Brook  <paul@codesourcery.com>
  89         Daniel Jacobowitz  <dan@codesourcery.com>
  90
  91         * arm.h (ARM_EXT_V6_DSP): Define.
  92         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
  93         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
  94
  95 2009-11-04  DJ Delorie  <dj@redhat.com>
  96
  97         * rx.h (rx_decode_opcode) (mvtipl): Add.
  98         (mvtcp, mvfcp, opecp): Remove.
  99
 100 2009-11-02  Paul Brook  <paul@codesourcery.com>
 101
 102         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 103         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 104         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 105         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 106         FPU_ARCH_NEON_VFP_V4): Define.
 107
 108 2009-10-23  Doug Evans  <dje@sebabeach.org>
 109
 110         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 111         * cgen.h: Update.  Improve multi-inclusion macro name.
 112
 113 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 114
 115         * ppc.h (PPC_OPCODE_476): Define.
 116
 117 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 118
 119         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 120
 121 2009-09-29  DJ Delorie  <dj@redhat.com>
 122
 123         * rx.h: New file.
 124
 125 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 126
 127         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 128
 129 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 130
 131         * ppc.h (PPC_OPCODE_PPCA2): New.
 132
 133 2009-09-05  Martin Thuresson  <martin@mtme.org>
 134
 135         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 136
 137 2009-08-29  Martin Thuresson  <martin@mtme.org>
 138
 139         * tic30.h (template): Rename type template to
 140         insn_template. Updated code to use new name.
 141         * tic54x.h (template): Rename type template to
 142         insn_template.
 143
 144 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 145
 146         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 147
 148 2009-06-11  Anthony Green  <green@moxielogic.com>
 149
 150         * moxie.h (MOXIE_F3_PCREL): Define.
 151         (moxie_form3_opc_info): Grow.
 152
 153 2009-06-06  Anthony Green  <green@moxielogic.com>
 154
 155         * moxie.h (MOXIE_F1_M): Define.
 156
 157 2009-04-15  Anthony Green  <green@moxielogic.com>
 158
 159         * moxie.h: Created.
 160
 161 2009-04-06  DJ Delorie  <dj@redhat.com>
 162
 163         * h8300.h: Add relaxation attributes to MOVA opcodes.
 164
 165 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 166
 167         * ppc.h (ppc_parse_cpu): Declare.
 168
 169 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 170
 171         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 172         and _IMM11 for mbitclr and mbitset.
 173         * score-datadep.h: Update dependency information.
 174
 175 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 176
 177         * ppc.h (PPC_OPCODE_POWER7): New.
 178
 179 2009-02-06  Doug Evans  <dje@google.com>
 180
 181         * i386.h: Add comment regarding sse* insns and prefixes.
 182
 183 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 184
 185         * mips.h (INSN_XLR): Define.
 186         (INSN_CHIP_MASK): Update.
 187         (CPU_XLR): Define.
 188         (OPCODE_IS_MEMBER): Update.
 189         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 190
 191 2009-01-28  Doug Evans  <dje@google.com>
 192
 193         * opcode/i386.h: Add multiple inclusion protection.
 194         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 195         (EDI_REG_NUM): New macros.
 196         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 197         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 198         (REX_PREFIX_P): New macro.
 199
 200 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 201
 202         * ppc.h (struct powerpc_opcode): New field "deprecated".
 203         (PPC_OPCODE_NOPOWER4): Delete.
 204
 205 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 206
 207         * mips.h: Define CPU_R14000, CPU_R16000.
 208         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 209
 210 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 211
 212         * arm.h (FPU_NEON_FP16): New.
 213         (FPU_ARCH_NEON_FP16): New.
 214
 215 2008-11-06  Chao-ying Fu  <fu@mips.com>
 216
 217         * mips.h: Doucument '1' for 5-bit sync type.
 218
 219 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 220
 221         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 222         IA64_RS_CR.
 223
 224 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 225
 226         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 227
 228 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 229
 230         * ppc.h (PPC_OPCODE_405): Define.
 231         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 232
 233 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 234
 235         * ppc.h (ppc_cpu_t): New typedef.
 236         (struct powerpc_opcode <flags>): Use it.
 237         (struct powerpc_operand <insert, extract>): Likewise.
 238         (struct powerpc_macro <flags>): Likewise.
 239
 240 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 241
 242         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 243         Update comment before MIPS16 field descriptors to mention MIPS16.
 244         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 245         BBIT.
 246         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 247         New bit masks and shift counts for cins and exts.
 248
 249         * mips.h: Document new field descriptors +Q.
 250         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 251
 252 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 253
 254         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 255         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 256
 257 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 258
 259         * ppc.h: (PPC_OPCODE_E500MC): New.
 260
 261 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 262
 263         * i386.h (MAX_OPERANDS): Set to 5.
 264         (MAX_MNEM_SIZE): Changed to 20.
 265
 266 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 267
 268         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 269
 270 2008-03-09  Paul Brook  <paul@codesourcery.com>
 271
 272         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 273
 274 2008-03-04  Paul Brook  <paul@codesourcery.com>
 275
 276         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 277         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 278         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 279
 280 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 281             Nick Clifton  <nickc@redhat.com>
 282
 283         PR 3134
 284         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 285         with a 32-bit displacement but without the top bit of the 4th byte
 286         set.
 287
 288 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 289
 290         * cr16.h (cr16_num_optab): Declared.
 291
 292 2008-02-14  Hakan Ardo  <hakan@debian.org>
 293
 294         PR gas/2626
 295         * avr.h (AVR_ISA_2xxe): Define.
 296
 297 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 298
 299         * mips.h: Update copyright.
 300         (INSN_CHIP_MASK): New macro.
 301         (INSN_OCTEON): New macro.
 302         (CPU_OCTEON): New macro.
 303         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 304
 305 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 306
 307         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 308
 309 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 310
 311         * avr.h (AVR_ISA_USB162): Add new opcode set.
 312         (AVR_ISA_AVR3): Likewise.
 313
 314 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 315
 316         * mips.h (INSN_LOONGSON_2E): New.
 317         (INSN_LOONGSON_2F): New.
 318         (CPU_LOONGSON_2E): New.
 319         (CPU_LOONGSON_2F): New.
 320         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 321
 322 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 323
 324         * mips.h (INSN_ISA*): Redefine certain values as an
 325         enumeration.  Update comments.
 326         (mips_isa_table): New.
 327         (ISA_MIPS*): Redefine to match enumeration.
 328         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 329         values.
 330
 331 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 332
 333         * ppc.h (PPC_OPCODE_PPCPS): New.
 334
 335 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 336
 337         * m68k.h: Document j K & E.
 338
 339 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 340
 341         * cr16.h: New file for CR16 target.
 342
 343 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 344
 345         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 346
 347 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 348
 349         * m68k.h (mcfisa_c): New.
 350         (mcfusp, mcf_mask): Adjust.
 351
 352 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 353
 354         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 355         (num_powerpc_operands): Declare.
 356         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 357         (PPC_OPERAND_PLUS1): Define.
 358
 359 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 360
 361         * i386.h (REX_MODE64): Renamed to ...
 362         (REX_W): This.
 363         (REX_EXTX): Renamed to ...
 364         (REX_R): This.
 365         (REX_EXTY): Renamed to ...
 366         (REX_X): This.
 367         (REX_EXTZ): Renamed to ...
 368         (REX_B): This.
 369
 370 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 371
 372         * i386.h: Add entries from config/tc-i386.h and move tables
 373         to opcodes/i386-opc.h.
 374
 375 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 376
 377         * i386.h (FloatDR): Removed.
 378         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 379
 380 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 381
 382         * spu-insns.h: Add soma double-float insns.
 383
 384 2007-02-20  Thiemo Seufer  <ths@mips.com>
 385             Chao-Ying Fu  <fu@mips.com>
 386
 387         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 388         (INSN_DSPR2): Add flag for DSP R2 instructions.
 389         (M_BALIGN): New macro.
 390
 391 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 392
 393         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 394         and Seg3ShortFrom with Shortform.
 395
 396 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 397
 398         PR gas/4027
 399         * i386.h (i386_optab): Put the real "test" before the pseudo
 400         one.
 401
 402 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 403
 404         * m68k.h (m68010up): OR fido_a.
 405
 406 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 407
 408         * m68k.h (fido_a): New.
 409
 410 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 411
 412         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 413         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 414         values.
 415
 416 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 417
 418         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 419
 420 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 421
 422         * score-inst.h (enum score_insn_type): Add Insn_internal.
 423
 424 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 425             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 426             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 427             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 428             Alan Modra  <amodra@bigpond.net.au>
 429
 430         * spu-insns.h: New file.
 431         * spu.h: New file.
 432
 433 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 434
 435         * ppc.h (PPC_OPCODE_CELL): Define.
 436
 437 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 438
 439         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 440         in amdfam10 architecture.
 441
 442 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 443
 444         * i386.h: Replace CpuMNI with CpuSSSE3.
 445
 446 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 447             Joseph Myers  <joseph@codesourcery.com>
 448             Ian Lance Taylor  <ian@wasabisystems.com>
 449             Ben Elliston  <bje@wasabisystems.com>
 450
 451         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 452
 453 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 454
 455         * score-datadep.h: New file.
 456         * score-inst.h: New file.
 457
 458 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 459
 460         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 461         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 462         movdq2q and movq2dq.
 463
 464 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 465            Michael Meissner             <michael.meissner@amd.com>
 466
 467         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 468
 469 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 470
 471         * i386.h (i386_optab): Add "nop" with memory reference.
 472
 473 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 474
 475         * i386.h (i386_optab): Update comment for 64bit NOP.
 476
 477 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 478             Anton Blanchard  <anton@samba.org>
 479
 480         * ppc.h (PPC_OPCODE_POWER6): Define.
 481         Adjust whitespace.
 482
 483 2006-06-05  Thiemo Seufer  <ths@mips.com>
 484
 485         * mips.h: Improve description of MT flags.
 486
 487 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 488
 489         * m68k.h (mcf_mask): Define.
 490
 491 2006-05-05  Thiemo Seufer  <ths@mips.com>
 492             David Ung  <davidu@mips.com>
 493
 494         * mips.h (enum): Add macro M_CACHE_AB.
 495
 496 2006-05-04  Thiemo Seufer  <ths@mips.com>
 497             Nigel Stephens  <nigel@mips.com>
 498             David Ung  <davidu@mips.com>
 499
 500         * mips.h: Add INSN_SMARTMIPS define.
 501
 502 2006-04-30  Thiemo Seufer  <ths@mips.com>
 503             David Ung  <davidu@mips.com>
 504
 505         * mips.h: Defines udi bits and masks.  Add description of
 506         characters which may appear in the args field of udi
 507         instructions.
 508
 509 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 510
 511         * mips.h: Improve comments describing the bitfield instruction
 512         fields.
 513
 514 2006-04-26  Julian Brown  <julian@codesourcery.com>
 515
 516         * arm.h (FPU_VFP_EXT_V3): Define constant.
 517         (FPU_NEON_EXT_V1): Likewise.
 518         (FPU_VFP_HARD): Update.
 519         (FPU_VFP_V3): Define macro.
 520         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 521
 522 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 523
 524         * avr.h (AVR_ISA_PWMx): New.
 525
 526 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 527
 528         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 529         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 530         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 531         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 532         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 533
 534 2006-03-10  Paul Brook  <paul@codesourcery.com>
 535
 536         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 537
 538 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 539
 540         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 541         first.  Correct mask of bb "B" opcode.
 542
 543 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 544
 545         * i386.h (i386_optab): Support Intel Merom New Instructions.
 546
 547 2006-02-24  Paul Brook  <paul@codesourcery.com>
 548
 549         * arm.h: Add V7 feature bits.
 550
 551 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 552
 553         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 554
 555 2006-01-31  Paul Brook  <paul@codesourcery.com>
 556         Richard Earnshaw <rearnsha@arm.com>
 557
 558         * arm.h: Use ARM_CPU_FEATURE.
 559         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 560         (arm_feature_set): Change to a structure.
 561         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 562         ARM_FEATURE): New macros.
 563
 564 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 565
 566         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 567         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 568         (ADD_PC_INCR_OPCODE): Don't define.
 569
 570 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 571
 572         PR gas/1874
 573         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 574
 575 2005-11-14  David Ung  <davidu@mips.com>
 576
 577         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 578         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 579         save/restore encoding of the args field.
 580
 581 2005-10-28  Dave Brolley  <brolley@redhat.com>
 582
 583         Contribute the following changes:
 584         2005-02-16  Dave Brolley  <brolley@redhat.com>
 585
 586         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 587         cgen_isa_mask_* to cgen_bitset_*.
 588         * cgen.h: Likewise.
 589
 590         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 591
 592         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 593         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 594         (CGEN_CPU_TABLE): Make isas a ponter.
 595
 596         2003-09-29  Dave Brolley  <brolley@redhat.com>
 597
 598         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 599         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 600         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 601
 602         2002-12-13  Dave Brolley  <brolley@redhat.com>
 603
 604         * cgen.h (symcat.h): #include it.
 605         (cgen-bitset.h): #include it.
 606         (CGEN_ATTR_VALUE_TYPE): Now a union.
 607         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 608         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 609         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 610         * cgen-bitset.h: New file.
 611
 612 2005-09-30  Catherine Moore  <clm@cm00re.com>
 613
 614         * bfin.h: New file.
 615
 616 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 617
 618         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 619         indirect operands.
 620
 621 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 622
 623         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 624         Add FLAG_STRICT to pa10 ftest opcode.
 625
 626 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 627
 628         * hppa.h (pa_opcodes): Remove lha entries.
 629
 630 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 631
 632         * hppa.h (FLAG_STRICT): Revise comment.
 633         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 634         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 635         entries for "fdc".
 636
 637 2005-09-30  Catherine Moore  <clm@cm00re.com>
 638
 639         * bfin.h: New file.
 640
 641 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 642
 643         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 644
 645 2005-09-06  Chao-ying Fu  <fu@mips.com>
 646
 647         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 648         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 649         define.
 650         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 651         (INSN_ASE_MASK): Update to include INSN_MT.
 652         (INSN_MT): New define for MT ASE.
 653
 654 2005-08-25  Chao-ying Fu  <fu@mips.com>
 655
 656         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 657         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 658         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 659         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 660         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 661         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 662         instructions.
 663         (INSN_DSP): New define for DSP ASE.
 664
 665 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 666
 667         * a29k.h: Delete.
 668
 669 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 670
 671         * ppc.h (PPC_OPCODE_E300): Define.
 672
 673 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 674
 675         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 676
 677 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 678
 679         PR gas/336
 680         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 681         and pitlb.
 682
 683 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 684
 685         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 686         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 687         Add movq-s as 64-bit variants of movd-s.
 688
 689 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 690
 691         * hppa.h: Fix punctuation in comment.
 692
 693         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 694         implicit space-register addressing.  Set space-register bits on opcodes
 695         using implicit space-register addressing.  Add various missing pa20
 696         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 697         space-register addressing.  Use "fE" instead of "fe" in various
 698         fstw opcodes.
 699
 700 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 701
 702         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 703
 704 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 705
 706         * i386.h (i386_optab): Support Intel VMX Instructions.
 707
 708 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 709
 710         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 711
 712 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 713
 714         * i386.h (i386_optab): Add new insns.
 715
 716 2005-07-01  Nick Clifton  <nickc@redhat.com>
 717
 718         * sparc.h: Add typedefs to structure declarations.
 719
 720 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 721
 722         PR 1013
 723         * i386.h (i386_optab): Update comments for 64bit addressing on
 724         mov. Allow 64bit addressing for mov and movq.
 725
 726 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 727
 728         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 729         respectively, in various floating-point load and store patterns.
 730
 731 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 732
 733         * hppa.h (FLAG_STRICT): Correct comment.
 734         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 735         PA 2.0 mneumonics when equivalent.  Entries with cache control
 736         completers now require PA 1.1.  Adjust whitespace.
 737
 738 2005-05-19  Anton Blanchard  <anton@samba.org>
 739
 740         * ppc.h (PPC_OPCODE_POWER5): Define.
 741
 742 2005-05-10  Nick Clifton  <nickc@redhat.com>
 743
 744         * Update the address and phone number of the FSF organization in
 745         the GPL notices in the following files:
 746         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 747         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 748         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 749         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 750         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 751         tic54x.h, tic80.h, v850.h, vax.h
 752
 753 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 754
 755         * i386.h (i386_optab): Add ht and hnt.
 756
 757 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 758
 759         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 760         Add xcrypt-ctr.  Provide aliases without hyphens.
 761
 762 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 763
 764         Moved from ../ChangeLog
 765
 766         2005-04-12  Paul Brook  <paul@codesourcery.com>
 767         * m88k.h: Rename psr macros to avoid conflicts.
 768
 769         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 770         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 771         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 772         and ARM_ARCH_V6ZKT2.
 773
 774         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 775         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 776         Remove redundant instruction types.
 777         (struct argument): X_op - new field.
 778         (struct cst4_entry): Remove.
 779         (no_op_insn): Declare.
 780
 781         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 782         * crx.h (enum argtype): Rename types, remove unused types.
 783
 784         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 785         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 786         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 787         (enum operand_type): Rearrange operands, edit comments.
 788         replace us<N> with ui<N> for unsigned immediate.
 789         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 790         displacements (respectively).
 791         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 792         (instruction type): Add NO_TYPE_INS.
 793         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 794         (operand_entry): New field - 'flags'.
 795         (operand flags): New.
 796
 797         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 798         * crx.h (operand_type): Remove redundant types i3, i4,
 799         i5, i8, i12.
 800         Add new unsigned immediate types us3, us4, us5, us16.
 801
 802 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 803
 804         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 805         adjust them accordingly.
 806
 807 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 808
 809         * i386.h (i386_optab): Add rdtscp.
 810
 811 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 812
 813         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 814         between memory and segment register. Allow movq for moving between
 815         general-purpose register and segment register.
 816
 817 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 818
 819         PR gas/707
 820         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 821         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 822         fnstsw.
 823
 824 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 825
 826         * m68k.h (m68008, m68ec030, m68882): Remove.
 827         (m68k_mask): New.
 828         (cpu_m68k, cpu_cf): New.
 829         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 830         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 831
 832 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 833
 834         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 835         * cgen.h (enum cgen_parse_operand_type): Add
 836         CGEN_PARSE_OPERAND_SYMBOLIC.
 837
 838 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 839
 840         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 841         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 842         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 843
 844 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 845
 846         * mips.h (struct mips_opcode): Add new pinfo2 member.
 847         (INSN_ALIAS): New define for opcode table entries that are
 848         specific instances of another entry, such as 'move' for an 'or'
 849         with a zero operand.
 850         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 851         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 852
 853 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 854
 855         * mips.h (CPU_RM9000): Define.
 856         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 857
 858 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 859
 860         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 861         to/from test registers are illegal in 64-bit mode. Add missing
 862         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 863         (previously one had to explicitly encode a rex64 prefix). Re-enable
 864         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 865         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 866
 867 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 868
 869         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 870         available only with SSE2. Change the MMX additions introduced by SSE
 871         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 872         instructions by their now designated identifier (since combining i686
 873         and 3DNow! does not really imply 3DNow!A).
 874
 875 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 876
 877         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 878         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 879
 880 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 881             Vineet Sharma      <vineets@noida.hcltech.com>
 882
 883         * maxq.h: New file: Disassembly information for the maxq port.
 884
 885 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 886
 887         * i386.h (i386_optab): Put back "movzb".
 888
 889 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 890
 891         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 892         comments.  Remove member cris_ver_sim.  Add members
 893         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 894         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 895         (struct cris_support_reg, struct cris_cond15): New types.
 896         (cris_conds15): Declare.
 897         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 898         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 899         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 900         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 901         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 902         SIZE_FIELD_UNSIGNED.
 903
 904 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 905
 906         * i386.h (sldx_Suf): Remove.
 907         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 908         (q_FP): Define, implying no REX64.
 909         (x_FP, sl_FP): Imply FloatMF.
 910         (i386_optab): Split reg and mem forms of moving from segment registers
 911         so that the memory forms can ignore the 16-/32-bit operand size
 912         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 913         all non-floating-point instructions. Unite 32- and 64-bit forms of
 914         movsx, movzx, and movd. Adjust floating point operations for the above
 915         changes to the *FP macros. Add DefaultSize to floating point control
 916         insns operating on larger memory ranges. Remove left over comments
 917         hinting at certain insns being Intel-syntax ones where the ones
 918         actually meant are already gone.
 919
 920 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 921
 922         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 923         instruction type.
 924
 925 2004-09-30  Paul Brook  <paul@codesourcery.com>
 926
 927         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 928         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 929
 930 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 931
 932         * avr.h: Add support for
 933         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 934
 935 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 936
 937         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 938
 939 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 940
 941         * msp430.h (msp430_opc): Add new instructions.
 942         (msp430_rcodes): Declare new instructions.
 943         (msp430_hcodes): Likewise..
 944
 945 2004-08-13  Nick Clifton  <nickc@redhat.com>
 946
 947         PR/301
 948         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 949         processors.
 950
 951 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 952
 953         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 954
 955 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 956
 957         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 958
 959 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 960
 961         * i386.h: Adjust instruction descriptions to better match the
 962         specification.
 963
 964 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 965
 966         * arm.h: Remove all old content.  Replace with architecture defines
 967         from gas/config/tc-arm.c.
 968
 969 2004-07-09  Andreas Schwab  <schwab@suse.de>
 970
 971         * m68k.h: Fix comment.
 972
 973 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 974
 975         * crx.h: New file.
 976
 977 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 978
 979         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 980
 981 2004-05-24  Peter Barada  <peter@the-baradas.com>
 982
 983         * m68k.h: Add 'size' to m68k_opcode.
 984
 985 2004-05-05  Peter Barada  <peter@the-baradas.com>
 986
 987         * m68k.h: Switch from ColdFire chip name to core variant.
 988
 989 2004-04-22  Peter Barada  <peter@the-baradas.com>
 990
 991         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 992         descriptions for new EMAC cases.
 993         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 994         handle Motorola MAC syntax.
 995         Allow disassembly of ColdFire V4e object files.
 996
 997 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 998
 999         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1000
1001 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1002
1003         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1004
1005 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1006
1007         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1008
1009 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1010
1011         * i386.h (i386_optab): Added xstore/xcrypt insns.
1012
1013 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1014
1015         * h8300.h (32bit ldc/stc): Add relaxing support.
1016
1017 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1018
1019         * h8300.h (BITOP): Pass MEMRELAX flag.
1020
1021 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1022
1023         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1024         except for the H8S.
1025
1026 For older changes see ChangeLog-9103
1027 \f
1028 Local Variables:
1029 mode: change-log
1030 left-margin: 8
1031 fill-column: 74
1032 version-control: never
1033 End: